[发明专利]一种使用FPGA模拟动态视觉传感器阵列的方法

权利要求书

1.一种使用FPGA模拟动态视觉传感器阵列的方法，其特征在于，包括：

S100，基于第一数字电路对动态视觉传感器像素进行模拟；

S200，基于动态视觉传感器像素通过阵列布局构成动态视觉传感器阵列；基于动态视觉传感器阵列、数字电路和芯片接口构成动态视觉传感器系统；

S300，基于第二数字电路对动态视觉传感器系统进行模拟；

所述S100包括：

S101，根据动态视觉传感器像素的光照变化生成ON状态和OFF状态；

S102，采用复位信号对ON状态和OFF状态进行复位；

S103，采用用于触发动态视觉传感器像素产生事件的外部控制信号对ON状态和OFF状态进行状态控制；

S104，对动态视觉传感器像素模拟电路中的共享行请求总线进行数字编码，该数字编码包括开漏输出信号数字编码和高阻输出数字编码；

S105，当像素被应答后，动态视觉传感器像素模拟电路中的事件状态总线通过数字编码进行输出。

2.根据权利要求1所述的一种使用FPGA模拟动态视觉传感器阵列的方法，其特征在于，

所述S103包括：

S1031，设置用于触发动态视觉传感器像素产生事件的第一外部控制信号和第二外部控制信号；所述第一外部控制信号包括外部控制开启信号，所述第二外部控制信号包括外部控制关闭信号；

S1032，所述第一外部控制信号和第二外部控制信号分别连接第一寄存器和第二寄存器，当第一外部控制信号的信号为1时，触发置位信号，通过置位信号使第一寄存器被置位；当第二外部控制信号的信号为1时，触发置位信号，通过置位信号第二寄存器被置位；

所述第一寄存器被置位时，驱动ON信号，形成ON状态，所述第二寄存器被置位时，驱动OFF信号，形成OFF状态。

3.根据权利要求1所述的一种使用FPGA模拟动态视觉传感器阵列的方法，其特征在于，

所述S104包括：

S1041，对动态视觉传感器像素模拟电路中的共享行请求总线进行数字编码，当ON信号和OFF信号中有一个为1时，输出0设定为开漏输出，表示有事件产生；否则，输出1表示高阻输出。

4.根据权利要求1所述的一种使用FPGA模拟动态视觉传感器阵列的方法，其特征在于，

所述S105包括：

S1051，模拟电路中的事件状态总线Con信号对应ON状态，对模拟电路中的事件状态总线Con信号进行数字编码，当像素应答信号为低时，输出端Con_oe为0表示高阻输出；当像素应答信号为高时，输出端Con_oe输出1，根据输出端Con_o输出的值来表示输出0或者输出1；

S1052，模拟电路中的事件状态总线Coff信号对应OFF状态，对模拟电路中的事件状态总线Coff信号进行数字编码，当像素应答信号为低时，输出端Con_oe为0表示高阻输出；当像素应答信号为高时，输出端Con_oe输出1，根据输出端Con_o输出的值来表示输出0或者输出1。

5.根据权利要求4所述的一种使用FPGA模拟动态视觉传感器阵列的方法，其特征在于，

所述S300包括：

S301，在动态视觉传感器系统的传感器阵列中，同一行像素的共享行请求总线输出端驱动同一根信号，用Rreqn来表示，其中n表示行号；

S302，同一列像素的Con与Coff输出驱动同一对信号Conm和Coffm，m表示列号；

S303，基于未被应答的像素的Con与Coff同样是输出高阻的，只有被应答了的行的Con与Coff信号被输出，确定Con_o与Coff_oe数字编码，计算Conm和Coffm；基于Conm和Coffm确定输出结果；

S304，设置阵列的x轴控制信号、阵列的y轴控制信号、外部控制开启信号和外部控制关闭信号为事件控制信号，经过译码后传输至各个像素的控制端。