[发明专利]一种空间用极化码译码装置

说明书

本发明公开了一种空间用极化码译码装置，包括：数据接收与分配模块和M个并行的译码模块，译码模块并行操作以提升吞吐率，每个独立的译码模块由译码流程控制模块、判决及排序模块、LLR更新模块和编码更新模块组成。本发明并通过复用LLR更新模块中的LLR计算模块、复用LLR中间值和编码中间值存储空间的方式节省了逻辑和存储资源；针对冻结位和信息位分别采用并行冒泡算法和二分插入算法节省了排序时间；采用流水操作和判断选择的计算方式，缩短了LLR处理延时；采用记录索引值的方法和逆序CRC算法，无需路径复制。采用“三模冗余+动态刷新”设计以适应空间环境。具有资源占用低、处理延时小、工作频率高、耐受空间环境能力强的特点。

技术领域

本发明属于通信电子设备技术领域，尤其涉及一种空间用极化码译码装置。

背景技术

当今无线通信飞速发展，需要在一定的带宽内尽可能多的传输有用信息，自香农提出信道容量的概念和好码的定义以来，人们一直在寻找一种能够达到信道容量的编码。2007年，Arikan提出了极化码(Polar Code)概念，极化码利用信道极化现象，当合并的信道数量趋于无穷大时，一部分信道会变得很好，用于传输有效信息，另一部分信道变得很差，用于传输收发双方已知的固定信息。该码是唯一被理论证明可以在二进制离散无记忆信道条件下达到香农极限的纠错码。Arikan在提出极化码的同时提出了串行消除(SC)译码算法，该算法较为简单，但是在中短码条件下性能欠佳，后续学者又提出了CRC辅助的基于列表的SCL算法，能够提升极化码译码性能。上述算法在计算过程中保留L条似然比最大的待选路径，通过CRC校验选择最后L条路径中的最优路径。该算法中需要多次进行路径似然比排序和路径复制，路径越多，空间复杂度越高，使用的存储、运算、逻辑资源越多，时延越大。

空间无线通信的超长距离，需要用尽可能少的发射功率，传输尽可能多的信息，极化码的高编码增益特性可以大大降低发射功率，使其在卫星通信、空间通信领域有广泛的应用前景。然而空间飞行器资源受限，需要综合考虑计算、存储、逻辑资源消耗和时间延迟，用尽可能少的资源代价实现极化码的译码，同时空间复杂的电磁环境和辐照条件也对译码实现架构提出了更高的要求。

发明内容

为解决上述问题，本发明的目的是提供一种空间用极化码译码装置，该装置可以在较低的资源消耗条件下，实现低延时的极化码译码，以适应空间环境。

为实现上述目的，本发明的技术方案为：一种空间用极化码译码装置，所述译码装置采用CRC-SCL译码算法实现码长为2^n的极化码或由其打孔产生的缩短码译码，包括：数据接收与分配模块和M个译码模块，所述数据接收与分配模块用于接收解调输出的信号、计算LLR值并记录译码模块与LLR数据的匹配关系，所述译码模块利用数据进行译码，其中M为大于等于1的整数；所述数据接收与分配模块包括依次连接的LLR初始化模块、n个初级LLR缓存以及1个地址及数据选择选择单元；所述LLR初始化单元用于接收解调输出的数据并计算初始LLR值，所述初级LLR缓存单元用于逐帧缓存所述初始LLR值，所述地址及数据选择单元用于记录并跟踪所述译码模块与所述初级LLR缓存的对应关系，在译码模块读取时选择对应的初级LLR缓存输出；所述译码模块包括译码流程控制模块、判决及排序模块、LLR更新模块和编码更新模块，所述译码流程控制模块与所述判决及排序模块、LLR更新模块和编码更新模块相连接，所述LLR更新模块与所述编码更新模块相连接，所述编码更新模块与所述判决及排序模块相连接；所述译码流程控制模块递归调用LLR更新模块实现串行消除译码，所述判决及排序模块对译码值进行判决和排序，全部译码结束后选择CRC正确或错误似然比最小的路径输出。

在本发明的一个实施例中，所述初级LLR缓存数量n与所述译码模块的数量M存在关系：n＝M+1。

在本发明的一个实施例中，所述译码装置为通过在FPGA内部进行译码逻辑编程实现，所述FPGA内含Block RAM。