[发明专利]基于变邻域搜索算法的三维集成电路分区方法与系统

说明书

本发明涉及集成电路领域，尤其涉及一种基于变邻域搜索算法的三维集成电路分区方法与系统，所述方法包括：定义包含多个电路元件和网的三维集成电路分区后的目标层数为m，并根据预设图划分方法对三维集成电路进行划分，得到n个初始分区；根据预设线性排序方法对初始分区进行线性排序，并计算每一次线性排序得到的TSV数量，得到关于TSV数量最少以及电路元件与初始分区对应的初始解；运用变邻域搜索算法对初始解进行优化，得到用于分区的的分区结果；根据分区结果对三维集成电路进行分区。本发明将三维分区问题转化为电路元件之间的互连线最小割问题，更利于实施，且可以在更短的时间内获得分区的最优解，得出更加均匀的分区面积。

技术领域

本发明涉及集成电路领域，尤其涉及一种基于变邻域搜索算法的三维集成电路分区方法与系统。

背景技术

三维(3D)集成是在集成电路领域较为热门的技术，因为这项技术减小了集成电路的线长，从而降低了延迟、可制造性和电路功耗，并提高了超大规模集成电路(Very LargeScale Integration，简称VLSI)的集成度。然而，与任何新技术一样，三维集成也有自己的问题，在三维电路中，分区是堆叠在彼此之上的，硅通孔(Through-Silicon Vias，简称TSV)是层与层之间的通信元件，两个不相邻分区之间的任何连接都会导致使用多个TSV，三维电路所存在的问题就包括层与层之间的TSV所造成的损失，原因在于，TSV价格昂贵，而且会占用芯片面积，因此，出了集成电路除了集成电路(integrated circuit，简称IC)设计的其他目标，例如线长、可布线性和温度之外，最大限度地减少TSV的总数至关重要；此外，最小化三维电路中的TSV可以进一步提高布局和布线的质量，原因是TSV体积庞大，并且它们占据了芯片的很大面积。因此，TSV在布局和布线过程中充当障碍，并可能导致可布线性拥塞，随着近年来晶体管的尺寸越来越小，最小化TSV的总数成为超大规模集成电路设计中物理设计部分的主要问题之一。

减少TSV数量最有效的方法之一是在集成电路物理设计阶段使用有效的划分技术，其中，二维电路划分是一个发展良好的领域，通常由多级算法来完成，如hMetis，二维划分技术并不适合用于三维电路分区，但是可以成为三维分区的一个很好的基础。在三维电路中，分区相互堆叠，两个不相邻分区之间的任何连接都会导致使用多个TSV。以5层的3DIC为例，如果将电路元件的互连线组成的网的一个终端放置在顶层，另一个终端放置在底层，则网有效被切断4次，完成一次连接需要4个TSV。因此，三维分区的目标是使任意相邻层之间绘制的任何水平线所切割的网的数量最小化，在进行三维分区的设计时，一般有两个主要的优化目标：减少分区之间的网的数量，并确定层的最优位置，而且这两种优化不能串联进行，因为在堆叠之前不可能验证最佳分区。

现有的VLSI三维分区技术在减少TSV的数量上取得的效果并不是在各个方面都能够满足工业需求，主要问题在于减少TSV所花费的时间过长，每个分区的面积不均等问题，各个分区的面积不均必然导致芯片材料的浪费，这也导致这些三维分区技术在实际问题中不能很好地运用。

发明内容

本发明提供一种基于变邻域搜索算法的三维集成电路分区方法与系统，旨在解决现有的三维分区技术花费时间长、分区面积不均的问题。

第一方面，本发明实施例提出一种基于变邻域搜索算法的三维集成电路分区方法，所述三维集成电路分区方法包括以下步骤：

S1、定义包含多个电路元件和网的三维集成电路分区后的目标层数为m，并根据预设图划分方法对所述三维集成电路进行划分，得到n个初始分区；

S2、根据预设线性排序方法对所述初始分区进行线性排序，并计算每一次所述初始分区经过线性排序得到的TSV数量，得到关于所述初始分区堆叠后所述TSV数量最少以及所述电路元件与所述初始分区对应的初始解；

S3、运用变邻域搜索算法对所述初始解进行优化，得到用于分区的最终TSV数量，以及每一所述电路元件对应的分区结果；

S4、根据所述分区结果对所述三维集成电路进行分区。