[发明专利]一种ATE通道时延自动校准电路、装置、方法

说明书

本发明涉及一种ATE通道时延自动校准电路、装置、方法，其电路包括主收发管脚、多个辅助收发管脚、开关网络、时延测量模块和时延校准模块，所述主收发管脚分别与ATE输入输出通道和时延测量模块电性连接；所述开关网络分别与主收发管脚、多个辅助收发管脚和ATE输入输出通道电性连接；所述时延测量模块位于FPGA内部，用于发射脉冲和接收脉冲；以及根据脉冲测量ATE输入输出通道的时延；所述时延校准模块，用于根据测量得到的所述ATE输入输出通道的时延，分别对其输入通道和输出通道补偿。本发明通过FPGA内部的进位链和多个测量回路实现ATE通道时延的自动精确测量和自动延迟补偿，时延精度可达皮秒级。

技术领域

本发明属于半导体测试技术领域，具体涉及一种ATE通道时延自动校准电路、装置、方法。

背景技术

ATE(Automatic Test Equipment)在半导体产业通常指半导体测试设备，是一种集成了多种高精度、高性能测试测量功能的高端半导体设备，是半导体测试过程中最重要的设备，决定了半导体测试的成本和效率。半导体测试贯穿设计、制造、封装、应用全过程，按生产流程分类，半导体测试又可以分为三类：验证测试、晶圆测试、封装检测。半导体测试就是通过测量半导体的输出响应和预期输出并进行比较以确定或评估集成电路功能和性能的过程，其测试内容主要为电学参数测试。半导体测试是保证产品良率和成本管理的重要环节，随着半导体制造工艺要求的提升，测试环节在半导体制造过程中的地位不断提升，并逐步在专业化过程中发展和壮大成为独立第三方测试行业。

时序精度是ATE设备的一个非常关键指标。ATE需要确保FPGA发输出的信号同时到达DUT的管脚。现在的技术现状是ATE能够通过TDR校准从通道驱动器输出到达DUT管脚的时延。但是从FPGA输出到达Driver(驱动器)输出这段路径的延时目前是靠控制PCB走线延时来保证。但是由于芯片工艺导致不同，驱动器和接收器本身的延时不是一个固定的值，最大差距甚至超过1ns。这对于测试DUT的高速信号而言是非常致命的。

发明内容

为解决提高ATE通道时延同步精度的问题，在本发明的第一方面提供了一种ATE通道时延自动校准电路，包括：主收发管脚、多个辅助收发管脚、开关网络、时延测量模块和时延校准模块，所述主收发管脚位于FPGA与ATE输入输出通道的界面，分别与ATE输入输出通道和时延测量模块电性连接；所述开关网络分别与主收发管脚、多个辅助收发管脚和ATE输入输出通道电性连接；所述时延测量模块位于FPGA内部，用于分别向所述主收发管脚、多个辅助收发管脚和ATE输入输出通道发出脉冲；以及分别接收主收发管脚或多个辅助收发管脚传输的脉冲并根据其测量ATE输入输出通道的时延；所述时延校准模块，用于根据测量得到的所述ATE输入输出通道的时延，分别对其输入通道和输出通道补偿。

在本发明的一些实施例中，所述开关网络包括第一开关、第二开关和第三开关，所述第一开关的输入端通过第一辅助收发管脚与时延测量模块连接，其输出端分别与多个辅助收发管脚、第二开关和第三开关连接；所述第二开关的输入端通过主收发管脚与时延测量模块连接，其输出端分别与第一开关和第三开关连接；所述第三开关的输入端通过主收发管脚与时延测量模块连接，其输出端分别与第一开关和第二开关连接。

进一步的，所述第一开关、第二开关和第三开关均为多选一的高速开关。

进一步的，所述第一开关、第二开关和第三开关之间的走线距离相等。

在本发明的一些实施例中，所述时延测量模块通过开关网络与主收发管脚、多个辅助收发管脚和ATE输入输出通道构成多个测量回路，所述多个测量回路用于分别测量开关网络与主收发管脚、多个辅助收发管脚和ATE输入输出通道的发送时延或接收时延。