[发明专利]存储设备和操作存储设备的方法

说明书

一种存储设备，包括非易失性存储器件和被配置为控制非易失性存储器件的存储控制器。非易失性存储器件包括存储单元阵列，该存储单元阵列包括堆叠在衬底上的多条字线、设置在多个沟道孔中的多个存储单元、以及将多条字线划分为多个存储块的字线切割区。存储控制器将多个目标存储单元分组为外部单元和内部单元。存储控制器包括纠错码(ECC)解码器，该ECC解码器被配置为通过在对多个目标存储单元的读取操作期间获得外部单元比特和内部单元比特，并将不同的对数似然比(LLR)值应用于外部单元比特和内部单元比特来执行ECC解码操作。

相关申请的交叉引用

本申请基于并要求于2021年10月7日在韩国知识产权局提交的韩国专利申请No.10-2021-0132919的优先权，并在此通过引用完整地并入其公开内容。

技术领域

示例实施例总体上涉及半导体集成电路，更具体地，涉及存储设备和操作存储设备的方法。

背景技术

半导体存储器件可以分为易失性存储器和非易失性存储器。

易失性存储器可能在断电时丢失存储在其中的内容。非易失性存储器甚至可以在断电时保留存储的内容。闪存(可以作为非易失性存储器件的示例)可以具有若干优点，例如大容量存储能力、相对高的抗噪能力和低功耗操作。因此，闪存器件被应用于各个领域。例如，诸如智能电话或平板PC之类的移动系统可以采用闪存作为存储介质。

随着闪存器件的制造工艺尺度缩小且闪存器件的存储单元被堆叠，存储单元可能退化，并且存储单元的数据保持特性可能退化。

发明内容

提供了一种能够增强纠错能力的存储设备。

提供了一种能够增强纠错能力的存储设备的方法。

附加方面部分地将在以下描述中阐述，且部分地将通过以下描述而变得清楚明白，或者可以通过实践所呈现的实施例来获知。

根据本公开的一方面，一种存储设备包括：非易失性存储器件，该非易失性存储器件包括存储单元阵列，其中，该存储单元阵列包括：堆叠在衬底上的多条字线；设置在多个沟道孔中的多个存储单元，该多个沟道孔在相对于衬底的竖直方向上延伸；以及在第一水平方向上延伸且将多条字线划分为多个存储块的字线切割区；存储设备还包括被配置为控制非易失性存储器件的存储控制器，其中，存储控制器被配置为基于耦接到目标字线的多个目标存储单元中的每个目标存储单元的位置索引，将多个目标存储单元分组为外部单元和内部单元，其中，外部单元与字线切割区之间的距离小于内部单元与字线切割区之间的距离，其中，存储控制器包括纠错码(ECC)解码器，该ECC解码器被配置为通过以下操作对ECC扇区执行ECC解码操作：获得在对多个目标存储单元的读取操作期间从ECC扇区中的外部单元读取的外部单元比特以及在读取操作期间从ECC扇区中的内部单元读取的内部单元比特；以及将不同的对数似然比(LLR)值应用于外部单元比特和内部单元比特。

根据本公开的一方面，一种操作存储设备的方法，该存储设备包括非易失性存储器件，该非易失性存储器件包括存储单元阵列，该存储单元阵列包括：堆叠在衬底上的多条字线；设置在多个沟道孔中的多个存储单元，该多个沟道孔在相对于衬底的竖直方向上延伸；以及在第一水平方向上延伸且将多条字线划分为多个存储块的字线切割区，该方法包括：由被配置为控制非易失性存储器件的存储控制器基于耦接到目标字线的多个目标存储单元中的每个目标存储单元的位置索引，将多个目标存储单元分组为外部单元和内部单元，其中，外部单元与字线切割区之间的距离小于内部单元与字线切割区之间的距离；由包括在存储控制器中的纠错码(ECC)解码器获得在对多个目标存储单元的读取操作期间从ECC扇区中的外部单元读取的外部单元比特以及在读取操作期间从ECC扇区中的内部单元读取的内部单元比特；由ECC解码器将不同的对数似然比(LLR)值应用于外部单元比特和内部单元比特；以及由ECC解码器基于不同的LLR值对ECC扇区执行ECC解码操作。