[发明专利]光刻工艺方法及极紫外线光刻工艺方法

说明书

一种光刻工艺方法，包括：形成一抗蚀剂层于一基板上；执行一第一曝光工艺以将一第一光罩的一第一子区域的一第一图案成像至一次场中的一抗蚀剂层；执行一第二曝光工艺以将第一光罩的一第二子区域的一第二图案成像至次场中的上述抗蚀剂层；以及执行一第三曝光工艺以将一第二光罩的第一子区域的一第三图案成像至次场中的抗蚀剂层。其中，第二图案以及第三图案与第一图案相同；以及第一曝光工艺、第二曝光工艺以及第三曝光工艺共同于次场中的抗蚀剂层上形成第一图案的一潜像。

技术领域

本发明实施例涉及一种减少光罩(掩模)缺陷影响的光刻工艺方法。

背景技术

半导体装置工业经历了快速成长。集成电路材料以及设计的技术进步产生了数代的集成电路，其中每一代都具有比前一代更小以及更复杂的电路。在集成电路发展的进程中，随着几何尺寸(亦即，利用一工艺可形成的最小构件(或线))的减少，功能密度(定义为每芯片面积的互连元件的数量)大体上已获得增加。尺寸缩减过程通常可带来益处，例如增加制造的效率以及降低相关成本，但也会增加半导体装置的设计以及制造的复杂度。然而，这样的缩减也增加了集成电路(IC)的加工以及制造的复杂性，为了实现这些进展，需要在IC加工以及制造方面取得类似的发展。举例来说，高分辨率的光刻工艺(例如极紫外线(EUV)光刻工艺是为了满足32纳米技术节点以及以下接近临界尺寸公差的尺寸限制而实施的。EUV光刻使用一反射光罩(亦称为中间光罩(reticle))，以将集成电路装置的一个层的图案转移到晶圆上。一个反射光罩通常包括位于一基板上的一反射多重膜层涂层(多层镜像堆叠)。在基板上的任何缺陷(包括微小的缺陷)都会造成反射多重膜层涂层的材料层中的扰动(或变形)，而这些变形将影响反射光罩的图案的转印。这种缺陷往往难以检测，而即使检测到了也很难修复。因此，尽管现有的EUV光罩以及制造EUV光罩的方法已普遍适用于它们的预期用途，但它们在各方面仍不尽理想。

发明内容

本发明一实施例提供一种光刻工艺方法，包括：形成一抗蚀剂层于一基板上；执行一第一曝光工艺以将一第一光罩的一第一子区域的一第一图案成像至一次场中的一抗蚀剂层；执行一第二曝光工艺以将第一光罩的一第二子区域的一第二图案成像至次场中的上述抗蚀剂层；以及执行一第三曝光工艺以将一第二光罩的第一子区域的一第三图案成像至次场中的抗蚀剂层。其中，第二图案以及第三图案与第一图案相同；以及第一曝光工艺、第二曝光工艺以及第三曝光工艺共同于次场中的抗蚀剂层上形成第一图案的一潜像(latentimage)。

附图说明

本发明可通过阅读以下的详细说明以及范例并配合相应的附图以更详细地了解。需要强调的是，依照业界的标准操作，各种特征并未依照比例绘制，并且仅用于说明的目的。事实上，为了清楚论述，各种特征的尺寸可以任意地增加或减少。

图1为根据本发明一些实施例所述的一光罩的侧面剖视图。

图2为根据本发明一些实施例所述的用于形成一图案化抗蚀剂层的方法的流程图。

图3A、图3B、图3C、图3D、图3E为根据本发明一些实施例所述的图2的方法的各个阶段期间的一抗蚀剂层的示意性剖视图。

图4A、图4B、图4C、图4D、图4E为根据本发明一些实施例所述的使用图2的方法的不同光罩图案来图案化一抗蚀剂层(例如图3A-图3E中的抗蚀剂层)的顶部示意图。

图5为根据本发明一些实施例所述的用于混合光刻曝光工艺的方法的流程图。

图6A为根据本发明一些实施例所述的光罩的俯视图。

图6B为根据本发明一些实施例所述的光罩的俯视图。

图7为根据本发明一些实施例所述的通过混合光刻曝光工艺形成一图案化抗蚀剂层的方法的流程图。

图8为根据本发明一些实施例所述的用于图7中通过混合光刻曝光工艺所形成的一图案化抗蚀剂层的一操作的流程图。