[发明专利]用于并行处理器的编译器

说明书

一种用于在关联处理单元(APU)中并发地执行多个计算的方法包括：具有两个矩阵中的数据，表示APU的存储器阵列的两个部分中的数据，通过计算指示选定行的第一位向量与指示选定列的第二位向量之间的外积来创建Tartan矩阵，Tartan矩阵表示存储在存储器阵列的第三部分中的数据，其中，Tartan矩阵中具有值1的所有单元都指示选定单元，并发地激活矩阵的所有单元并将它们之间的布尔运算的结果存储在两个矩阵之一中，其中，在Tartan矩阵中与选定单元位于同一行和同一列处的单元上获得新值，而在其他单元上保留原始值。

相关申请的交叉引用

本申请要求于2021年7月20日提交的美国临时专利申请63/223,571和于2022年6月29日提交的美国临时专利申请63/356,503的优先权，两者均通过引用并入本文。

技术领域

本发明总体上涉及关联处理单元(APU)并且具体地涉及用于并行处理器的编译器。

背景技术

可从美国GSI Technology公司商购的Gemini关联处理单元(APU)将计算概念从串行数据处理(其中，数据在处理器和存储器之间来回移动)改变为直接在存储器阵列中的海量并行数据的就地处理、计算和搜索。这种就地关联计算技术消除了处理器和存储器之间的I/O处瓶颈。数据通过内容访问并直接在存储器阵列中就地处理，而不必跨越I/O。与使用CPU和GPGPU(通用GPU)以及动态随机存取存储器(DRAM)的传统方法相比，结果是性能功率比提高了一个数量级。

GSI的Gemini APU包括按行和列排列的存储单元阵列。行中的单元由字线连接，并且列中的单元由位线连接。

对连接激活单元的位线执行布尔运算，并且当单元的字线和单元的位线都被激活时，该单元被激活。APU支持并发地激活分散在存储器阵列中的多个单元。因此，存储在大量列中的数据都可以一次访问，这实现了通过列中的单个位线连接的多个单元之间的存储器内计算能力，以及在多个位线上的并发计算。

APU直接支持在其命令和指令中选择行。选择行意味着APU在指定行上并行执行命令，但仅在指定行上执行。但是，必须在应用级别处理这些列。

类汇编编程语言(APL)用于对APU进行编程。APL被设计为利用APU的功能，但对于算法设计人员和编程者使用起来并不容易。

使用APL对应用进行编程既耗时又劳动密集。编程者需要明确指定并激活列中参与每个计算的所有单元，并且然后使用布尔代数指定操作。这种类型的编程既不方便又麻烦，并且也不容易用于实现数学表达式。

发明内容

根据本发明的优选实施例，提供了一种用于在关联处理单元(APU)中并发地执行多个计算的方法。该方法包括：在施主矩阵和左接收器矩阵中具有数据，其中，所述矩阵分别表示存储在所述APU的存储器阵列的第一部分和第二部分中的数据，并且其中，每个部分包括布置成行和列的单元，其中，激活位于不同部分中相同位置处的第一单元和第二单元提供第一和第二单元之间的布尔运算的结果。该方法还包括：通过计算指示选定行的第一位向量和指示选定列的第二位向量之间的外积来创建Tartan矩阵，其中，所述Tartan矩阵表示存储在所述存储器阵列的第三部分中的数据，并且其中，在所述Tartan矩阵中具有值1的所有单元都是选定单元；并发地激活所述施主矩阵、所述左接收器矩阵和所述Tartan矩阵的所有单元并将它们之间的布尔运算的结果存储在所述左接收器矩阵中，其中，在与所述Tartan矩阵中的所述选定单元位于相同行和相同列处的单元上获得新值，并且在其他单元上保留原始值。

另外，根据本发明的优选实施例，创建Tartan矩阵的步骤包括将所述第三部分中的单元初始化为值0，并且并发地将位于所述第三部分中的所述选定行和选定列中的任何一个中的单元设置为值1。