[发明专利]一种多项式处理方法、FPGA端、PC端及存储介质

说明书

本发明公开了一种多项式处理方法、FPGA端、PC端及存储介质，由FPGA端执行，该方法包括：获取PC端通过预构建的数据传输通道，发送的用户操作指令，其中，数据传输通道为在FPGA端与PC端之间建立的传输通道；对用户操作指令进行解析，得到用户操作指令中的待处理数据，以及与待处理数据对应的处理方式；根据处理方式，确定处理待处理数据的计算单元；利用计算单元对待处理数据进行处理，获取处理结果；将处理结果通过数据传输通道发送至PC端。

技术领域

本发明涉及多项式计算技术领域，具体涉及一种多项式处理方法、FPGA端、PC端及存储介质。

背景技术

对于运行于多项式环上的格密码系统而言，在多种密码结构中(如哈希计算，数字签名及同态加密等)，大部分的计算量都在多项式乘法上，同时对于多项式乘法的计算中，由于计算密集、数据密集，CPU的计算速度已很难满足各种应用及设计的需求。因此亟待提出一种可以提高多项式计算瓶颈和计算速度的多项式处理方法。

发明内容

因此，本发明要解决的技术问题在于克服现有多项式计算方案，CPU的计算速度难以满足实际需求的缺陷，从而提供一种多项式处理方法、FPGA端、PC端及存储介质。

根据第一方面，本发明实施例公开了一种方法，由FPGA端执行，方法包括：

获取PC端通过预构建的数据传输通道，发送的用户操作指令，其中，数据传输通道为在FPGA端与PC端之间建立的传输通道；

对用户操作指令进行解析，得到用户操作指令中的待处理数据，以及与待处理数据对应的处理方式；

根据处理方式，确定处理待处理数据的计算单元；

利用计算单元对待处理数据进行处理，获取处理结果；

将处理结果通过数据传输通道发送至PC端。

可选地，数据传输通道为位于PC端的第一数据传输接口，和位于FPGA端的第二数据传输接口构建的数据传输通道。

可选地，当计算单元包括多个时，利用计算单元对待处理数据进行处理，获取处理结果之前，方法还包括：

根据处理方式和每一个计算单元的计算性能，对待处理数据进行分组，得到与每一个计算单元分别对应的待处理子数据，以用于后续每一个计算单元对与自身对应的待处理子数据进行计算。可选地，

可选地，当每一个计算单元对与自身对应的待处理子数据进行计算，获取与自身对应的处理子结果后，方法还包括：

对所有的处理子结果进行整合，得到处理结果。

可选地，当每一个计算单元对与自身对应的待处理子数据进行计算，获取与自身对应的处理子结果后，方法还包括：

对所有的处理子结果进行整合，得到处理结果。

根据第二方面，本发明实施例还公开了一种多项式处理方法，由PC端执行，方法包括：

获取待处理数据和处理方式；

基于待处理数据和处理方式，生成用户操作指令，将用户操作指令通过预构建的数据传输通道发送至FPGA端，其中，数据传输通道为在FPGA端与PC端之间建立的传输通道；

获取FPGA端通过数据传输通道发送的处理结果。

可选地，将用户操作指令发送至FPGA端，具体包括：确定待处理数据的内存；

若待处理数据的内存小于预设缓冲的内存，则将待处理数据存储到预设缓冲中，以便后续将预设缓冲中存储的待处理数据发送至FPGA端。