[发明专利]基于残差放大的分段双切换方式逐次逼近型模数转换器

说明书

一种基于残差放大的分段双切换方式逐次逼近型模数转换器，包括电容阵列、比较器和逻辑控制单元；电容阵列包括第一电容阵列MSBs array、桥接电容Ca、第二电容阵列SSBs array、桥接电容Cb以及第三电容阵列LSBs array，通过桥接电容将三个电容阵列连接；比较器的正输入端和反输入端均与第一电容阵列MSBs array连接，比较器的输出端与逻辑控制单元连接，通过比较器将残差电压进行采样和放大，再与最小分辨率LSB进行比较，本发明采用分段电容方法，通过引入桥接电容，降低了传统高精度逐次逼近型模数转换器数模转换器的电容数量。采用残差放大技术，在不增大电容阵列面积的情况下实现了精度的提高。

技术领域

本发明属于模拟集成电路设计领域，具体涉及一种基于残差放大的分段双切换方式逐次逼近型模数转换器。

背景技术

无线通讯技术飞速发展的同时，社会产生的巨大需求对数字信号处理系统的要求越来越高。而在数字信号处理系统的组成部分中，模数转换器(ADC)起到了不可忽视的作用。作为将现实世界中的模拟信号转化成便于处理的数字信号的工具，ADC的性能参数将极大的影响数字信号处理系统的性能。随着工艺尺寸的进步，数字电路可以实现更低的能耗和更快的速度，而模拟电路的性能和设计环境却不断恶化。逐次逼近型模数转换器(SARADC)由于本身结构主要由数字模块组成，不需要能耗较大的运算放大器等模拟模块，因此可以完全继承由工艺进步带来的能耗和速度方面的优势，设计出具有优异性能的模数转换器。

受限于工作原理和工艺，逐次逼近型模数转换器的精度一般不会超过16位，主要原因在于精度的提升会造成电容数量的指数性增长，在增大面积开销的同时，也会给电容匹配带来相应的困难。另一方面，由于SAR ADC大多使用电容式数模转换器(CDAC)，且其功耗占总体功耗的主要部分，因此随着电容数量的提升，转换期间CDAC消耗的开关切换能量也会大大增加，从而提高了整体功耗。针对高精度这一特点，目前广泛采用的有在CDAC中加入冗余位来增加鲁棒性、分段电容来降低总体电容数、数字校准降低电容失配误差等。针对低功耗这一特点，研究者们一般通过改变CDAC的结构以及电容切换方式来降低功耗，如将传统的底板采样改为顶板采样，可以省掉最高位(MSB)电容，将整体电容数量缩减为二分之一；又如基于Vcm的电容切换则通过引入额外电压，以此来降低开关切换功耗等。

发明内容

本发明的目的在于针对上述现有技术中的问题，提供一种基于残差放大的分段双切换方式逐次逼近型模数转换器，在降低CDAC面积的同时，实现高精度、低功耗的特点。

为了实现上述目的，本发明有如下的技术方案：

一种基于残差放大的分段双切换方式逐次逼近型模数转换器，包括电容阵列、比较器和逻辑控制单元；所述电容阵列包括第一电容阵列MSBs array、桥接电容Ca、第二电容阵列SSBs array、桥接电容Cb以及第三电容阵列LSBs array，通过桥接电容Ca、桥接电容Cb将第一电容阵列MSBs array、第二电容阵列SSBs array以及第三电容阵列LSBs array进行连接；所述比较器的正输入端和反输入端均与第一电容阵列MSBs array连接，比较器的输出端与逻辑控制单元连接，通过比较器将残差电压进行采样和放大，再与最小分辨率LSB进行比较，在不增大电容阵列面积的情况下输出更高精度位。

作为一种优选方案，所述第一电容阵列MSBs array包括二进制分裂电容阵列、冗余电容阵列Crdt1和权重电容Cdmy1，桥接电容Ca的下极板与第一电容阵列MSBs array的上极板连接，桥接电容Ca的上极板与第二电容阵列SSBs array的上极板连接，所述二进制分裂电容阵列、冗余电容阵列Crdt1下极板连接参考电压Vref或地GND，权重电容Cdmy1下极板连接地GND；