[发明专利]一种多相时钟产生电路及方法

说明书

本申请公开了一种多相时钟产生电路及方法，属于信号处理技术领域，用以解决现有的多相时钟产生电路结构复杂、功耗高的问题。所述电路包括：分频模块，所述分频模块的信号输入端接收连接时钟源信号，用于对所述时钟源信号进行二分频，产生彼此相交的第一参考时钟信号和第二参考时钟信号；多相时钟产生模块，所述多相时钟产生模块与所述分频模块的输出端连接，用于接收所述第一参考时钟信号和所述第二参考时钟信号，输出具有预定相位差关系的四相时钟信号。

技术领域

本申请属于信号处理技术领域，具体涉及一种多相时钟产生电路及方法。

背景技术

在信号处理系统中，如时间交织模数转换器(Time-Interleaved Analog-to-Digital Converter，TIADC)，多通道时间-数字转换器(Time-to-Digital Converter，TDC)等的设计中，需要采用具有固定时钟相位差关系的多个时钟，这样的多个时钟被称为多相时钟。

现有多相时钟的产生大多采用锁相环(Phase Locked Loops，PLL)或延迟锁相环(Delay Loop Lock，DLL)等技术实现，这两种方法都需要利用反馈环路和大面积的环路滤波器以及外部参考时钟，存在电路复杂，功耗高等问题。

发明内容

本申请实施例的目的是提供一种多相时钟产生电路及方法，能够解决现有的多相时钟产生电路结构复杂、功耗高的问题。

为了解决上述技术问题，本申请是这样实现的：

第一方面，本申请实施例提供了一种多相时钟产生电路，所述电路包括：分频模块，所述分频模块的信号输入端接收连接时钟源信号，用于对所述时钟源信号进行二分频，产生彼此相交的第一参考时钟信号和第二参考时钟信号；多相时钟产生模块，所述多相时钟产生模块与所述分频模块的输出端连接，用于接收所述第一参考时钟信号和所述第二参考时钟信号，输出具有预定相位差关系的四相时钟信号。

第二方面，本申请实施例提供了一种多相时钟产生方法，所述方法应用于上述第一方面所述的多相时钟产生电路，所述方法包括：通过分频模块对时钟源信号进行二分频，产生彼此相交的第一参考时钟信号和第二参考时钟信号，其中，所述分频模块的信号输入端接收所述时钟源信号；通过多相时钟产生模块接收所述第一参考时钟信号和所述第二参考时钟信号，输出具有预定相位差关系的四相时钟信号，其中，所述多相时钟产生模块与所述分频模块连接。

第三方面，本申请实施例提供了一种电子设备，该电子设备包括处理器、存储器及存储在所述存储器上并可在所述处理器上运行的程序或指令，所述程序或指令被所述处理器执行时实现如第二方面所述的多相时钟产生方法的步骤。

第四方面，本申请实施例提供了一种可读存储介质，所述可读存储介质上存储程序或指令，所述程序或指令被处理器执行时实现如第二方面所述的多相时钟产生方法的步骤。

第五方面，本申请实施例提供了一种芯片，所述芯片包括处理器和通信接口，所述通信接口和所述处理器耦合，所述处理器用于运行程序或指令，实现如第二方面所述的多相时钟产生方法的步骤。

在本申请实施例中，通过分频模块，所述分频模块的信号输入端接收连接时钟源信号，用于对所述时钟源信号进行二分频，产生彼此相交的第一参考时钟信号和第二参考时钟信号；多相时钟产生模块，所述多相时钟产生模块与所述分频模块的输出端连接，用于接收所述第一参考时钟信号和所述第二参考时钟信号，输出具有预定相位差关系的四相时钟信号，能够解决现有的多相时钟产生电路结构复杂、功耗高的问题。

附图说明

图1是本申请实施例提供的一种多相时钟产生电路的结构示意图；

图2是本申请实施例提供的另一种多相时钟产生电路的多相时钟产生模块的结构示意图；

图3是本申请实施例提供的另一种多相时钟产生电路的多相时钟产生模块的结构示意图；