[发明专利]一种基于FPGA改进DDR读写效率的方法

权利要求书

1.一种基于FPGA改进DDR读写效率的方法，包括读写模块、刷新模块、页面控制模块和上位机，其特征在于：

读写模块由DDR的读写状态机构成，刷新模块由刷新状态机构成；

方法步骤为：

a)读写模块在复位之后，读写状态机停留在WAIT态，直到接收到init_complate信号提示完成后，读写状态机跳转到IDLE态；

b)使用active命令激活页面，进入ACTIVE态，进行读指令READ态和写指令WRITE态；

c)如果在READ态和WRITE态收到刷新请求，在完成该条刷新指令后进入PREB_REF_ACK态，如果满足刷新条件，则跳转至REF态，如果满足刷新条件，则返回IDLE态；

d)对全部bank进行预充电操作，预充电后回到IDLE态并等待新的指令；

e)在系统reset之后，初始化为IDLE态，等到接收到init_complate信号后完成初始化并发送ref_enable信号，读写状态机跳转到COUNTER态，在COUNTER状态下每隔一个始终周期，计数器加一，当计数器加到设定值后进入REF态并向读写模块加入ref_ack信号，进入刷新状态机；

f)如果接收到all_bank_idle信号，则刷新状态机立即进行刷新，当all_bank_idle信号为高有效时，在刷新间隔内等待all_bank_idle有效时进行刷新操作，当all_bank_idle信号为无效时，进行逻辑处理。

2.根据权利要求1所述的基于FPGA改进DDR读写效率的方法，其特征在于：所述上位机为计算机。

3.根据权利要求1所述的基于FPGA改进DDR读写效率的方法，其特征在于：步骤a)中写状态机跳转到IDLE态后启用标识符all_bank_idle。

4.根据权利要求1所述的基于FPGA改进DDR读写效率的方法，其特征在于：步骤b)中在READ态，控制器打开page时先返回IDLE态并进入PRECHARGE态，将bank中已经激活的bank关闭并打开新的bank后返回到IDLE态，通过ACTIVE态重新激活的page后重新进行至READ态，就在读操作完成后，通过flag信号发回执IDLE态，等待接收新的请求。

5.根据权利要求1所述的基于FPGA改进DDR读写效率的方法，其特征在于：所述刷新模块在auto_refresh下给读写状态机发送刷新请求信号，使控制器定时对SDRAM存储器发送刷新命令。