[发明专利]一种ARINC818逻辑高安全性监控设计方法

说明书

本发明公开了一种ARINC818逻辑高安全性监控设计方法，对输入到FPGA芯片的ARINC818视频数据通过GTP实现逻辑内部和物理链路之间的8B10B编解码、串并转换等功能；对转换后的并行视频数据进行帧格式解析，再进行实时校验和帧校验；对解析后的视频数据包package进行第一级的数据包CRC校验；第一级数据包CRC校验结果正确的视频数据，在DDR3中进行帧frame缓存的写入和读出过程中进行第二级的数据帧CRC校验；第二级数据帧CRC校验结果正确的视频数据进行数据格式转换，转换后的视频数据在发送时，与下一级视频数据处理单元协议第二级数据帧CRC校验值的发送位置，同时发送视频数据和帧CRC值；在下一级视频数据处理单元中对接收到视频数据进行第三级的帧CRC校验。本发明提高了设计的安全性。

技术领域

本发明属于视频总线技术领域，具体涉及一种ARINC818逻辑高安全性监控设计方法。

背景技术

随着平视显示器中显示信息量的不断增加，以及显示信息的高实时性要求，ARINC818总线在视频传输系统中的应用越来越多。由于航空航电系统和环境很复杂，视频数据在链路传输过程中不可避免的引入误差、噪声，导致平显显示画面不正确等问题，需要对ARINC818接收数据进行监控以及故障后处理。

独立监控链路的难点是要覆盖数据传输链路的各个环节，确保无单点失效错误发生未被监控。

发明内容

为了克服现有技术的不足，本发明提供了一种ARINC818逻辑高安全性监控设计方法，对输入到FPGA芯片的ARINC818视频数据通过GTP实现逻辑内部和物理链路之间的8B10B编解码、串并转换等功能；对转换后的并行视频数据进行帧格式解析，再进行实时校验和帧校验；对解析后的视频数据包package进行第一级的数据包CRC校验；第一级数据包CRC校验结果正确的视频数据，在DDR3中进行帧frame缓存的写入和读出过程中进行第二级的数据帧CRC校验；第二级数据帧CRC校验结果正确的视频数据进行数据格式转换，转换后的视频数据在发送时，与下一级视频数据处理单元协议第二级数据帧CRC校验值的发送位置，同时发送视频数据和帧CRC值；在下一级视频数据处理单元中对接收到视频数据进行第三级的帧CRC校验。本发明提高了设计的安全性。

本发明解决其技术问题所采用的技术方案包括如下步骤：

步骤1：ARINC818视频数据通过光模块从光信号转换成串行模拟电信号后进入FPGA芯片中；

使用FPGA的IP核GTP作为物理链路与FPGA内部逻辑的转换单元，实现对输入到FPGA芯片的ARINC818视频数据进行COMMA检测和对齐、8B10B解码、串并转换功能，将FPGA管脚输入的串行模拟信号转化为32bit并行数字信号；

步骤2：使用状态机编码方式实现对步骤1中生成的并行数据信号流进行解析，依次解析出数据包Package0和数据包Package1～PackageN，N为一帧画面中共包含的数据包分包个数，由视频分辨率决定；

数据包包括容器序号、数据包序号、有效视频数据、数据帧CRC信息；

步骤3：第一级CRC监控；

解析出的有效视频数据存入FIFO再从FIFO读取后，视频数据流同时输入到第一级CRC计算单元A和寄存器缓存单元中；

寄存器缓存单元读取的视频数据流同时输入到第一级CRC计算单元B和第二级CRC计算单元A；

第一级CRC计算单元A和B分别计算流入到自身的每个package的有效视频数据的CRC值；

针对同一个package的有效视频数据，比较第一级CRC计算单元A和B计算出的第一CRC值和第二CRC值，如果第一CRC值等于第二CRC值，则表明该package的视频数据没有发生错误，继续运行正常的逻辑功能；如果不相等，则表明发生了错误，上报错误；