[发明专利]一种ARINC818逻辑高安全性监控设计方法

权利要求书

1.一种ARINC818逻辑高安全性监控设计方法，其特征在于，包括如下步骤：

步骤1：ARINC818视频数据通过光模块从光信号转换成串行模拟电信号后进入FPGA芯片中；

使用FPGA的IP核GTP作为物理链路与FPGA内部逻辑的转换单元，实现对输入到FPGA芯片的ARINC818视频数据进行COMMA检测和对齐、8B10B解码、串并转换功能，将FPGA管脚输入的串行模拟信号转化为32bit并行数字信号；

步骤2：使用状态机编码方式实现对步骤1中生成的并行数据信号流进行解析，依次解析出数据包Package0和数据包Package1～PackageN，N为一帧画面中共包含的数据包分包个数，由视频分辨率决定；

数据包包括容器序号、数据包序号、有效视频数据、数据帧CRC信息；

步骤3：第一级CRC监控；

解析出的有效视频数据存入FIFO再从FIFO读取后，视频数据流同时输入到第一级CRC计算单元A和寄存器缓存单元中；

寄存器缓存单元读取的视频数据流同时输入到第一级CRC计算单元B和第二级CRC计算单元A；

第一级CRC计算单元A和B分别计算流入到自身的每个package的有效视频数据的CRC值；

针对同一个package的有效视频数据，比较第一级CRC计算单元A和B计算出的第一CRC值和第二CRC值，如果第一CRC值等于第二CRC值，则表明该package的视频数据没有发生错误，继续运行正常的逻辑功能；如果不相等，则表明发生了错误，上报错误；

步骤4：第二级CRC监控；

从寄存器缓存单元中读取的视频数据流存储到DDR3中进行帧缓存，再将从DDR3中读取的视频数据输入到第二级CRC计算单元B中；

第二级CRC计算单元A和B分别计算流入到自身每个视频数据帧frame的帧CRC值；

针对同一帧frame的视频数据，比较第二级CRC计算单元A和B计算出的第三CRC值和第四CRC值；如果第三CRC值等于第四CRC值，则表明该帧frame的视频数据没有发生错误，继续运行正常的逻辑功能；如果不相等，则表明发生了错误，上报错误；

步骤5：第三级CRC监控；

第二级CRC监控结果正确的CRC值将在DDR3中读取的视频数据完成格式转换后，伴随每帧的视频数据发送给下一级视频数据处理单元；在下一级视频数据处理单元中对接收到的视频数据进行整帧CRC计算；计算出的CRC值与接收到的第二级CRC监控单元传输的CRC值进行比较；如果两个CRC值相同，则表明视频数据没有发生错误；如果不相同，则表明数据在该部分传输转换过程发生了错误，上报错误。

2.根据权利要求1所述的一种ARINC818逻辑高安全性监控设计方法，其特征在于，所述FPGA为Xilinx公司ISE工具自带的Virtex 5系列FPGA。

3.根据权利要求1所述的一种ARINC818逻辑高安全性监控设计方法，其特征在于，所述进行CRC计算采用的CRC算法均是CRC32/MPEG2，参数如下：

Polynomial＝0x4C11DB7.

Width＝32.

Init＝0xFFFFFFFF.

Ref In＝False.

Ref Out＝False.

XOR Out＝0x00000000.

Check＝0x0376E6E7。