[发明专利]一种基于SRIO接口的接口装置和雷达

说明书

本发明公开了一种基于SRIO接口的接口装置和雷达，涉及雷达主控系统硬件领域。该接口装置包括：FPGA可编程逻辑器、接收模块、发送模块和差分晶振，所述FPGA可编程逻辑器分别与所述接收模块的第一接口、所述发送模块的第一接口、所述差分晶振的第一接口，所述FPGA可编程逻辑器用于通过SRIO接口与外部计算机进行数据通信，所述接收模块用于接收外部设备信息，所述发送模块用于向外部设备发送信息，本方案采用FPGA为核心器件，配合成熟的IP模块，以及自研的逻辑模块，支持雷达分系统通过HDLC同步串口转换为SRIO接口，与雷达主控系统的单板计算机实现数据通信。

技术领域

本发明涉及雷达主控系统硬件领域，尤其涉及一种基于SRIO(串行高速接口，全称Serial RapidIO，简称SRIO)接口的接口装置和雷达。

背景技术

雷达主控系统的核心处理和控制单元为通用单板计算机，目前市场上已经有多款符合VITA65规范的VPX单板计算机可供选择。但是VPX单板计算机对外接口多数为通用计算机接口，如USB、显示、异步串口(UART)等，没有同步串口。

发明内容

本发明所要解决的技术问题是针对现有技术的不足，提供一种基于SRIO(串行高速接口，全称Serial RapidIO，简称SRIO)接口的接口装置和雷达。

本发明解决上述技术问题的技术方案如下：

一种基于SRIO接口的接口装置，包括：FPGA可编程逻辑器、接收模块、发送模块和差分晶振；

所述FPGA可编程逻辑器分别与所述接收模块的第一接口、所述发送模块的第一接口、所述差分晶振的第一接口连接；

所述FPGA可编程逻辑器用于通过SRIO接口与外部计算机进行数据通信；

所述接收模块用于接收外部设备的HDLC(High Level Data LinkCommunication，高级链路数据通信)信息，其中，所述信息可以包括：外部设备时钟、以及与外部设备时钟同步的数据；

所述发送模块用于向外部设备发送HDLC信息(发送时钟、以及与发送时钟同步的数据)。

本发明的有益效果是：本方案采用FPGA为核心器件，配合成熟的IP(具有知识产权核的集成电路芯核，全称Intelligent Property，简称IP)模块，以及自研的逻辑模块，支持雷达分系统将HDLC同步串口转换为SRIO接口，与雷达主控系统的单板计算机实现数据通信。

进一步地，所述FPGA可编程逻辑器包括：

SRIO IP模块、SWRITE事务模块、HDLC寄存器配置模块、发送FIFO模块、HDLC发送模块、HDLC接收模块、接收FIFO模块和NREAD事务模块；

所述SRIO IP模块的第一接口依次连接所述SWRITE事务模块、所述HDLC寄存器配置模块、所述HDLC发送模块和所述发送FIFO模块；

所述SRIO IP模块的第二接口依次连接所述NREAD事务模块、所述接收FIFO模块和所述HDLC接收模块；

所述FPGA可编程逻辑器具体用于通过所述SRIO IP模块与外部计算机进行数据通信；

所述SRIO IP模块与所述差分晶振的第一接口连接；

所述发送FIFO模块与所述发送模块的第一接口连接；

所述HDLC接收模块与所述接收模块的第一接口连接。

进一步地，所述外部计算机包括：雷达主控系统的单板计算机。

进一步地，所述FPGA可编程逻辑器包括：型号为JFM7K325T的芯片。