[发明专利]测试电路、测试方法及显示装置

权利要求书

1.一种测试电路，其特征在于，包括：

第一测试模块，包括第一测试单元和第一控制单元，所述第一测试单元的输出端用于测试过程中耦接待测的阵列基板，输入端耦接外部的第一测试信号输出模块的信号输出端；

第二测试模块，包括第二测试单元和第二控制单元，所述第二测试单元的输出端用于测试过程中耦接待测的模组面板，输入端耦接外部的第二测试信号输出模块的信号输出端，所述第一测试模块和第二测试模块各自用于进行Arrary测试和Cell段测试中的一个；以及，

自锁模块，所述自锁模块包括第一信号输出端和第二信号输出端，所述第一信号输出端耦接所述第二控制单元的输入端和所述第一测试信号输出模块的输入端，所述第二信号输出端耦接所述第一控制单元的输入端和所述第二测试信号输出模块的输入端；

所述第一控制单元耦接所述第一测试单元，所述第二控制单元耦接所述第二测试单元，所述第一信号和所述第二信号择一为高，每个测试信号输出模块响应于高电平输出测试信号至对应的测试单元，以使测试单元运行测试；

其中，每个控制单元均响应于高电平输出低电平，每个测试单元响应于对应的控制单元输出的低电平而关闭，以在其中一个测试单元运行测试时，另一个测试单元关闭。

2.根据权利要求1所述的测试电路，其特征在于，所述自锁模块包括：

第一自锁开关元件，所述第一自锁开关元件的控制端耦接一电压线，输入端耦接第一信号线，输出端耦接所述第二控制单元的输入端以及所述阵列基板；以及

第二自锁开关元件，所述第二自锁开关元件的控制端耦接另一电压线，输入端耦接第二信号线，输出端耦接所述第一控制单元的输入端以及所述模组面板。

3.根据权利要求1所述的测试电路，其特征在于，所述阵列基板包括多个像素元件，每个像素元件包括多个子像素，相对应地，所述第一测试单元包括与至少一个像素元件中所有子像素一一对应的第一测试开关，每个第一测试开关的控制端耦接一测试控制线，输入端耦接像素测试线，输出端耦接所述阵列基板上待测像素元件中的对应子像素；

所述第一控制单元包括：

多个第一控制开关元件，与一个像素元件中所有子像素一一对应，且每个第一控制开关元件的控制端耦接自锁模块的第一信号输出端，输入端一一对应地耦接一条测试控制线，输出端导出测试控制信号。

4.根据权利要求1所述的测试电路，其特征在于，所述模组面板包括多个像素元件，每个像素元件包括多个子像素，相对应地，所述第二测试单元包括与至少一个像素元件中所有子像素一一对应的第二测试开关，每个第二测试开关的控制端耦接一测试控制线，输入端耦接像素测试线，输出端耦接所述模组面板上待测像素元件中的对应子像素；

所述第二控制单元包括：

多个第二控制开关元件，与一个像素元件中所有子像素一一对应，且每个第二控制开关元件的控制端耦接自锁模块的第二信号输出端，输入端一一对应地耦接一条测试控制线，输出端导出测试控制信号。

5.根据权利要求2所述的测试电路，其特征在于，所述自锁模块中的所述第一自锁开关元件为像素电路中的复位开关元件，所述复位开关元件的控制端耦接复位信号线，输入端耦接复位电压端，输出端耦接驱动晶体管；相对应地，所述第一信号线为复位信号线。

6.根据权利要求2所述的测试电路，其特征在于，所述第二自锁开关元件为像素电路中的数据电压写入控制开关元件，所述数据电压写入控制开关元件的控制端耦接数据电压写入控制信号线，输入端耦接-数据电压端，输出端耦接驱动晶体管的控制端，相对应地，所述第二信号线为数据电压写入控制信号线。

7.根据权利要求3所述的测试电路，其特征在于，所述多个第一控制开关元件均耦接于所述阵列基板的一侧，并且输出端相互耦接，共同接入一测试信号接收端。

8.根据权利要求4所述的测试电路，其特征在于，所述多个第二控制开关元件均耦接于所述模组面板的一侧，并且输出端相互耦接，共同接入一测试信号接收端。