[发明专利]一种芯片位置识别方法及基于该方法的芯片时序设定方法

权利要求书

1.一种芯片位置识别方法，其特征在于，所述芯片位置识别方法包括如下步骤：

在芯片堆叠前，根据芯片的预设堆叠数量为每级芯片配置至少一个特征信号电路的步骤S1； 为每级芯片的所述特征信号电路配置对应的逻辑电路，芯片堆叠上电后，每级芯片的所述逻辑电路根据前级芯片的输出信号，为其所在级芯片的至少一个特征信号电路中的特征信号赋值的步骤S2；每级芯片根据其的所述特征信号，确定其在堆叠中所处位置的步骤S3。

2.根据权利要求1所述的芯片位置识别方法，其特征在于，在所述步骤S1中，

所述特征信号构成长度至少为一位的序列，定义该序列为特征信号标识位，初始状态下，保持每一所述特征信号电路都通过第一电阻接地，以使得每一所述特征信号保持第一状态，当所述特征信号标识位内的所述特征信号都保持第一状态时，将所述特征信号标识位标识出的位置定义为第一位置。

3.根据权利要求2所述的芯片位置识别方法，其特征在于，所述步骤S2中，每级芯片的所述逻辑电路根据前级输出信号，为其所在级芯片的至少一个特征信号电路中的特征信号赋值的步骤S2包括：当前级芯片的所述逻辑电路获取前级芯片的输出信号的步骤S21；所述逻辑电路根据前级芯片的输出信号，按照预设顺序驱动至少一个特征信号中特征信号处于第一状态的首个特征信号电路，并驱动其特征信号为第二状态，再将驱动的首个特征信号电路的所有前序特征信号电路的特征信号驱动为第一状态，以使得当前级芯片的所述特征信号标识位按照预设量变化，并得到当前级芯片的特征信号标识位，以及该特征信号标识位标识的第二位置的步骤S22；将当前级芯片的所述特征信号标识位输出至下一级芯片，并重复步骤S21至步骤22，直至得到底层芯片和/或顶层芯片的特征信号位的步骤S23。

4.根据权利要求3所述的芯片位置识别方法，其特征在于，使得当前级芯片的所述特征信号标识位按照预设量变化的步骤具体为：当前芯片的所述特征信号标识位按照预设量实现增加或者减少，以使得堆叠后多个芯片的所述特征信号标识位呈递增或者递减序列。

5.根据权利要求3或4所述的芯片位置识别方法，其特征在于，当前级芯片的所述逻辑电路获取前级芯片的输出信号的步骤S21中，还包括使得至少一个所述特征信号电路中的每一特征信号电路都通过连接第一电阻后接地的步骤，其中，

若当前级芯片为起始芯片，则起始芯片获取前一级输出时为高阻态，则起始芯片的所述特征信号都保持第一状态。

6.根据权利要求2所述的芯片位置识别方法，其特征在于，每级芯片根据其的所述特征信号，确定其在堆叠中所处位置的步骤S3具体为：对于堆叠中任意两块芯片，根据两者各自的所述特征信号标识位确定其在堆叠中所处的位置。

7.根据权利要求6所述的芯片位置识别方法，其特征在于，在所述步骤S1中，为每级芯片配置至少两个特征信号电路，分别定义为第一特征信号电路和第二特征信号电路，其中，配置所述第一特征信号电路对应的逻辑电路驱动方向为自堆叠芯片的底层向顶层驱动的方向，配置所述第二特征信号电路对应的逻辑电路的驱动方向为自堆叠芯片的顶层向底层驱动的方向。

8.根据权利要求7所述的芯片位置识别方法，其特征在于，在所述步骤S3中，所述第一特征信号电路内的特征信号构成的长度至少为一位的第一特征信号标识位，所述第二特征信号电路内的特征信号构成长度至少为一位的第二特征信号标识位，其中，每级芯片根据其的所述第一特征信号标识位，确定其在堆叠中相对底层芯片的位置，以及，每级芯片根据其的所述第二特征信号标识位，确定其在堆叠中相对顶层芯片的位置。

9.一种基于权利要求1至8任一项所述芯片位置识别方法的芯片时序设定方法，其特征在于，所述方法包括如下步骤：芯片堆叠集成后，控制器驱动所述逻辑电路，按照预设顺序顺次改变堆叠中各芯片的特征信号，以得到各芯片的特征信号标识位；芯片根据各自的特征信号标识位确定其在堆叠中的位置，并根据其在堆叠中的位置，通过编码器选择不同的延迟。