[发明专利]一种写均衡功能仿真验证方法、系统、设备以及存储介质

权利要求书

1.一种写均衡功能仿真验证方法，其特征在于，包括以下步骤：

搭建仿真验证模型；

设置每一个DDR的控制信号组的延迟；

基于每一个所述DDR的控制信号组的延迟调整向所述DDR发送数据信号的延迟，直到能够在所述数据信号上升沿采样得到的时钟信号的值为1；

响应于每一个所述DDR在所述数据信号上升沿采样得到的时钟信号的值均为1，将每一个DDR的延迟写入到相应的寄存器；

基于所述寄存器中的每一个DDR的延迟进行数据读写。

2.如权利要求1所述的方法，其特征在于，搭建仿真验证模型，进一步包括：

利用DDR控制器和多个DDR搭建仿真验证模型，其中，DDR采用fly_by的硬件拓扑进行连接。

3.如权利要求2所述的方法，其特征在于，设置每一个DDR的控制信号组的延迟，还包括：

修改每一个DDR的控制信号组的延迟以验证DDR控制器写均衡的冗余性。

4.如权利要求2所述的方法，其特征在于，基于每一个所述DDR的控制信号组的延迟调整向所述DDR发送数据信号的延迟，直到能够在所述数据信号上升沿采样得到的时钟信号的值为1，进一步包括：

使能待采样的DDR的模型并关闭其他DDR的模型；

所述DDR控制器将所述待采样的DDR的模型的DQS信号置起，并在DQS信号的上升沿采样时钟信号；

响应于在DQS信号的上升沿采样时钟信号为0，所述DDR控制器增加所述待采样的DDR的模型的DQS信号的延迟，并再次采样，重复多次直到在所述数据信号上升沿采样得到的时钟信号的值为1。

5.如权利要求1所述的方法，其特征在于，基于所述寄存器中的每一个DDR的延迟进行数据读写，还包括：

验证每一个DDR中进行读写的数据是否一致以及每一个所述DDR的数据信号的时序验证DDR控制器写均衡功能的正确性。

6.一种写均衡功能仿真验证系统，其特征在于，包括：

搭建模块，配置为搭建仿真验证模型；

设置模块，配置为设置每一个DDR的控制信号组的延迟；

采样模块，配置为基于每一个所述DDR的控制信号组的延迟调整向所述DDR发送数据信号的延迟，直到能够在所述数据信号上升沿采样得到的时钟信号的值为1；

写入模块，配置为响应于每一个所述DDR在所述数据信号上升沿采样得到的时钟信号的值均为1，将每一个DDR的延迟写入到相应的寄存器；

读写模块，配置为基于所述寄存器中的每一个DDR的延迟进行数据读写。

7.如权利要求6所述的系统，其特征在于，搭建模块还配置为：

利用DDR控制器和多个DDR搭建仿真验证模型，其中，DDR采用fly_by的硬件拓扑进行连接。

8.如权利要求7所述的系统，其特征在于，设置模块还配置为：

修改每一个DDR的控制信号组的延迟以验证DDR控制器写均衡的冗余性。

9.一种计算机设备，包括：

至少一个处理器；以及

存储器，所述存储器存储有可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时执行如权利要求1-5任意一项所述的方法的步骤。

10.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时执行如权利要求1-5任意一项所述的方法的步骤。