[发明专利]一种基于残量累加电荷的逐次逼近型数模转换器

说明书

本发明公开了一种基于残量累加电荷的逐次逼近型数模转换器，属于模数转换集成电路技术领域，该模数转化器对SAR‑ADC进行逐次比较后，并不立即重置DAC电容阵列，而是获取其残量电压电荷；对其残量电压电荷，通过电容开关电路进行电荷的存储和转移，并和下一次的采样输入累加到一起，送入DAC比较阵列，进行下一次逻辑转换。残量电压电荷进行多次累积后，可被识别出，从而提高分辨率。本发明采用残量电压电荷累积的方法，能够在不提高面积的前提下，提高ADC的精度，且可以通过累积次数，动态调节收敛时间。本发明公开了一种利用残量电压电荷累积的方式提高应用于低频信号环境的SAR‑ADC的分辨率的方法。

技术领域

本发明属于模数转换集成电路技术领域，更具体地，涉及一种基于残量累加电荷的逐次逼近型数模转换器。

背景技术

模数转换器(Analog-Digital Converter，ADC)是一种系统，其将一个模拟信号，例如声音拾取由一个麦克风或光进入数码相机，进一个数字信号。通常是指一个将模拟信号转变为数字信号的电子元件。通常的模数转换器是将一个输入电压信号转换为一个输出的数字信号。由于数字信号本身不具有实际意义，仅仅表示一个相对大小。故任何一个模数转换器都需要一个参考模拟量作为转换的标准，比较常见的参考标准为最大的可转换信号大小。而输出的数字量则表示输入信号相对于参考信号的大小。

传统的电荷再分配型SAR-ADC每提高一位精度，所消耗的电容阵列面积几乎提高一倍，所以SAR-ADC的精度一般在12bit左右。

发明内容

针对现有技术的以上缺陷或改进需求，本发明提供了一种基于残量累加电荷的逐次逼近型数模转换器，其目的在于，采用残量电压电荷累积的方法，能够在不提高面积的前提下，提高ADC的精度，且可以通过累积次数，动态调节收敛时间。由此解决SAR-ADC提高精度往往需要消耗大量的电容阵列的技术问题。

为实现上述目的，按照本发明的一个方面，提供了一种基于残量累加电荷的逐次逼近型数模转换器，包括：

逐次逼近式模拟数字转换SAR-ADC电路，用于将第t次输入模拟量V_in(t)和第t-1次对应的残量电压V_x(t-1)加载至电容阵列上，以使SAR逻辑模块将第t次被识别模拟量V_D(t)模数转化得到N位的D_(t)，第t次对应的残量电压为V_x(t)＝V_in(t)+V_x(t-1)-V_D(t)，V_in(t)＝V_in(t+1)，V_x(0)＝0；t∈[1，M]；

开关电容电路，与所述电容阵列的下极板一侧连接，用于将第t+1次输入模拟量V_in(t+1)和第t次对应的残量电压V_x(t)进行叠加，得到叠加模拟量{V_in(t+1)+V_x(t)}；

缓冲驱动电路，与所述开关电容电路和所述电容阵列的上极板一侧连接，用于将所述叠加模拟量{V_in(t+1)+V_x(t)}电压跟随传输给所述SAR-ADC电路以将所述叠加模拟量{V_in(t+1)+V_x(t)}对应的被识别模拟量V_D(t+1)转化为N位的数字码D_(t+1)；

平均电路，与所述SAR-ADC电路连接，用于将所述SAR-ADC电路连续输出的M个数字码{D_(t)，D_(t+1)，...，D_(t+M-1)}进行平均得到N+M^1/2位的目标数字码，所述目标数字码的精度从N提高到N+M^1/2位。

在其中一个实施例中，所述开关电容电路，包括：