[发明专利]提升CPU执行效率的方法、系统、电子设备及介质在审
申请号: | 202210586426.4 | 申请日: | 2022-05-26 |
公开(公告)号: | CN115080460A | 公开(公告)日: | 2022-09-20 |
发明(设计)人: | 刘银涛;彭建辉;程健;韩绍伟 | 申请(专利权)人: | 武汉梦芯科技有限公司 |
主分类号: | G06F12/0897 | 分类号: | G06F12/0897;G06F12/0811;G06F12/0884 |
代理公司: | 北京轻创知识产权代理有限公司 11212 | 代理人: | 孟仕杰 |
地址: | 430073 湖北省武汉市东*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 提升 cpu 执行 效率 方法 系统 电子设备 介质 | ||
1.提升CPU执行效率的方法,其特征在于,包括以下步骤:
S1,获取访问请求,所述访问请求包括目标数据的第一访问地址,所述第一访问地址表征了所述目标数据在所述暂存器中的存储位置;
S2,根据所述第一访问地址从所述暂存器中获取所述目标数据,若从所述暂存器中未获取到所述目标数据,根据所述第一访问地址,确定所述目标数据对应的第二访问地址,所述第二访问地址表征了所述目标数据在主存中的存储位置;
S3,根据所述第二访问地址从所述主存中获取所述目标数据;
S4,根据目标存储地址,将所述目标数据存储至寄存器中,所述目标存储地址表征了所述目标数据在寄存器中的存储地址。
2.根据权利要求1所述的方法,其特征在于,所述寄存器中包括多个第一缓存区,所述主存中包括多个第二缓存区,每个第一缓存区对应一个第一存储地址,每个第二缓存区对应一个第二存储地址,各所述第一存储地址包括所述目标存储地址;
根据目标存储地址,将所述目标数据存储至寄存器中,包括:
根据所述目标存储地址和第一对应关系,从各个所述第二存储地址中确定所述目标数据对应的目标存储地址,所述第一对应关系为各个所述第一存储地址与各个所述第二存储地址之间的对应关系。
3.根据权利要求2所述的方法,其特征在于,所述方法还包括:
以各所述第二缓存区中的任意一个所述第二缓存区作为第一起始缓存区,所述第一起始缓存区的前一个第二缓存区作为第一结束缓存区;
将从所述第一起始缓存区开始,依次经过所述第一起始缓存区之后的各个第二缓存区,直到第一结束缓存区为止所形成的路径确定为一个回环;
将所述第二访问地址对应的第二缓存区作为新的第一起始缓存区,当获取到新的访问请求,且根据该新的访问请求从所述暂存器中未获取到所述新的访问请求对应的新的目标数据时,从所述新的第一起始缓存区起,将所述新的第一起始缓存区之后的各个第二缓存区中的数据存储至对应的第一缓存区,根据目标存储地址,将所述第一缓存区的新的目标数据存储至所述寄存器中,以从所述主存中获取所述新的目标数据。
4.提升CPU执行效率的系统,其特征在于,包括访问请求获取模块、第一数据获取模块、第二数据获取模块和存储模块;
所述访问请求获取模块,用于获取访问请求,所述访问请求包括目标数据的第一访问地址,所述第一访问地址表征了所述目标数据在所述暂存器中的存储位置;
所述第一数据获取模块,用于根根据所述第一访问地址从所述暂存器中获取所述目标数据,若从所述暂存器中未获取到所述目标数据,根据所述第一访问地址,确定所述目标数据对应的第二访问地址,所述第二访问地址表征了所述目标数据在主存中的存储位置;
所述第二数据获取模块,用于根据所述第二访问地址从所述主存中获取所述目标数据;
存储模块,用于根据目标存储地址,将所述目标数据存储至寄存器中,所述目标存储地址表征了所述目标数据在寄存器中的存储地址。
5.根据权利要求4所述的系统,其特征在于,所述第一数据获取模块还包括目标存储地址模块;
所述目标存储地址模块,用于根据所述目标存储地址和第一对应关系,从各个所述第二存储地址中确定所述目标数据对应的目标存储地址,所述第一对应关系为各个所述第一存储地址与各个所述第二存储地址之间的对应关系。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于武汉梦芯科技有限公司,未经武汉梦芯科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210586426.4/1.html,转载请声明来源钻瓜专利网。