[发明专利]一种专用顺序数据选择器、实现方法、电子设备及介质

说明书

本发明涉及数据选择器技术领域，公开了一种专用顺序数据选择器，包括：m级电路，所述m级电路由依次串联的触发转换电路以及合并电路组成，所述触发转换电路设有一个，所述合并电路设有(m‑1)个，且(m‑1)个合并电路串联设置，所述触发转换电路包括一个触发信号通道和n个数据通道，其中，n＝2^m‑1，m为不小于2的正整数；本发明还公开了一种如上述的专用顺序数据选择器的实现方法，本发明还公开了一种电子设备和存储介质。本发明在FPGA、CPLD、半定制、全定制ASIC等数字IC技术领域，在某些专用场景(通道数已知、每个通道只选择一次，按顺序选择)下，可极大提高选择器性能。

技术领域

本发明涉及数据选择器技术领域，具体涉及一种专用顺序数据选择器、实现方法、电子设备及介质。

背景技术

数据选择器指的是根据地址信号要求，从一组输入信号中选出指定的一个输送通道送至输出端的电路。

传统的数据选择器通过大量组合电路来实现，如图1所示，为传统数据选择器的示意图，有多个通道的数据输入接口(i_data(1)、i_data(2)、i_data(3)……i_data(n))，一个通道选择输入接口(i_sel)，一个通道输出接口(o_data)。所有输入数据通道通过选择开关与输出通道相连接，选择开关由i_sel控制，输出通道输出当前选择开关所选择的通道信号。实现方式为纯组合逻辑电路。常见的选择器型号有：四选一数据选择器(74ls153)，八选一数据选择器(74151)。目前实现多通道数据选择器的方案通常是由多个低通道数据选择器构造而成，比如用两个四通道选择器构造一个十六通道选择器，两个八通道选择器构造一个六十四通道选择器等。虽然多通道数据选择器可由多个低通道数据选择器构造而成，但低通道数据选择器毕竟是通过组合电路实现的，组合电路规模越大，复杂度越高，其最终实现效果就会越差。因此，传统组合电路实现方式不适用于高速、多通道数据选择器的情况。如果速度过快，内部组合电路相应不及时，会导致数据错误；如果数据通道数过大，会极大增加内部电路复杂性，进一步增加内部组合电路复杂度，从而增大内部的布线难度，最终导致走线延迟加大，进一步降低处理速度。特殊情况下的选择器需满足如下条件：①数据连续输出；②数据通道数已知且为n个，n＝2^m-1个(m为不小于2的正整数)；③每个通道只选通一次以及按通道先后顺序依次进行输出。

发明内容

本发明提供一种专用顺序数据选择器、实现方法、电子设备及介质，提高特殊情况下的选择器的性能，从而解决特殊情况下的选择器的大数据量(多通道数)情况下的数据选择问题。

本发明通过下述技术方案实现：

一种专用顺序数据选择器，包括：

m级电路，所述m级电路由依次串联的触发转换电路以及合并电路组成，所述触发转换电路设有一个，所述合并电路设有(m-1)个，且(m-1)个合并电路串联设置，所述触发转换电路包括一个触发信号通道和n个数据通道，其中，n＝2^m-1，m为不小于2的正整数；所述触发信号通道包括一个触发信号输入接口，n个所述数据通道包括n个数据输入接口，并且，所述触发信号通道和n个所述数据通道共同设有n个数据输出接口以及n个有效标识输出接口，所述合并电路用于将前一级电路传输来的数据信号两两合成为一路新的数据信号并将该新的数据信号作为传输至下一级的合并电路的数据信号，同时，所述合并电路还用于将前一级电路传输来的有效标识信号两两合成为一路新的有效标识信号并将该新的有效标识信号作为传输至下一级的合并电路的有效标识信号。