[发明专利]一种fail-safe控制电压产生电路、防倒灌电路

说明书

本发明提供一种fail‑safe控制电压产生电路，用于为GPIO电路提供多种控制电压，包括第一控制电压源接口、第二控制电压源接口、第三控制电压源接口、第一至第十一PMOS晶体管、第一至第六NMOS晶体管，其中：第一控制电压源接口在芯片正常工作时输出与芯片内部供电电源的输出电压相等的控制电压，在芯片断电时输出小于或等于总线上其他芯片电压20％的控制电压；第二控制电压源接口在芯片正常工作时输出与芯片内部供电电源的输出电压相等的控制电压，在芯片断电时输出与总线上其他芯片电压相等的控制电压；第三控制电源原接口在芯片正常工作时输出零电压，在芯片断电时输出与总线上其他芯片电压相等的控制电压。

技术领域

本发明涉及电路设计领域，具体来说，涉及芯片设计领域，更具体地说，涉及一种fail-safe控制电压产生电路、防倒灌电路、GPIO电路、芯片、电子设备。

背景技术

通用型输入/输出（General-purpose input/output，GPIO）电路是芯片中经常用到的一个功能模块，可以通过配置寄存器实现数字输入、数字输出、模拟输入等功能，如图1所示的是一个典型的GPIO电路模块框图，通过配置，可以实现输入浮空模式、输入上拉模式、输入下拉模式、模拟输入模式、开漏输出、开漏复用功能、推挽输出、推挽复用输出。

从如图1中所示的典型GPIO电路可以看出：

1、现有的GPIO电路中，静电释放（Electro-Static Discharge, ESD）保护采用的是二极管，即在IO引脚与芯片内部供电电源之间、IO引脚与芯片内部接地端之间分别串联一个保护二极管，且两个二极管的极性相反。

2、现有的GPIO电路中，输入级驱动控制采用的是肖特基触发器，在输入级驱动控制的输入端配置有上拉电阻和下拉电阻。

3、现有的GPIO电路中，输出级驱动控制采用的反向器，且在输出级驱动控制输出端配置有上拉PMOS晶体管和下拉NMOS晶体管。

随着集成技术的发展，芯片的应用场景多为多个芯片通过IO引脚并联于同一总线上的模式，不同的芯片根据应用需求独立工作。但是，在多颗芯片连接到同一总线上时，通常会有防止倒灌（fail-safe）的要求，即一颗芯片断电时，其他芯片不断电，且其他芯片不能继续给断电芯片供电。如其他芯片通过IO引脚继续给断电芯片供电，则会造成功能紊乱。但是，从图1可以看出，现有技术下的GPIO电路不能实现很好的防倒灌控制，在当前芯片断电时，不能完全的切断所有其他芯片电压到当前芯片供电电源的通路，有可能造成功能紊乱以及损耗芯片。由此，有研究者提出一种配置在输入驱动电路和/或输出驱动电路上的防倒灌电路，用于在输入驱动电路和/或输出驱动电路正常工作时导通芯片内部供电电源与输入驱动电路和/或输出驱动电路之间的供电通路，并在芯片断电时切断IO引脚与芯片内部供电电源之间的供电通路。防倒灌电路由MOS晶体管构成，通过在不同的情况下采用不同的控制电压来控制MOS晶体管的导通或关断实现防倒灌。其中，不同的控制电压与同一总线上其他芯片给断电芯片的电压影响有关，因此，研究出一种能够在fail-safe发生时自动根据总线上其他芯片的电压影响自动生成防倒灌电路控制电压的方案是非常有必要的。

发明内容

为了达到上述目的，本申请提供了一种fail-safe控制电压产生电路，用于根据fail-safe发生时，总线上其他芯片的电压影响自动产生控制电源来控制防倒灌电路。