[发明专利]一种低噪声带隙基准电路

说明书

本发明公开了一种低噪声带隙基准电路，涉及硅基电源领域。该电路包括偏置电流产生模块、稳定性补偿模块、带隙基准电压产生模块；偏置电流产生模块包括第一~第六晶体管、第一~第二三极管、第一~第三电阻；稳定性补偿模块包括第四电阻和第一电容；带隙基准电压产生模块包括第七~第八晶体管、第五~第九电阻、第三~第四三极管。本发明适于CMOS工艺实现，具有输出噪声电压低、温度特性高、架构简单的特点，可以实现低噪声的带隙基准电路。

技术领域

本发明属于模拟电路领域，尤其涉及硅基电源领域，具体为一种低噪声带隙基准电路。

背景技术

在成本、集成度和功耗等方面因素的推动下CMOS工艺技术突飞猛进。高速高精度ADC、低噪声时钟、低噪声射频收发系统对低噪声电源提出越来越高的要求。

带隙基准电路是目前唯一可以产生一种与工艺、温度、供电电压无关的基准电压源的途径。当前阶段，主要通过三极管与放大器的虚短特性完成该电路，但是放大器的噪声会串扰到电压输出端，当使用该电压源供电，带隙基准噪声会注入到线性稳压电路(LDO)和电压电流转换电路(VTOI)，当使用这些模块供电时，噪声不可避免引入功能系统中，造成性能的下降。当前降低带隙基准电路的一种技术叫斩波技术，通过开关混频将低频噪声混入高频滤除，降低低频噪声，而斩波技术会造成额外功耗与电路结构的复杂性。

发明内容

有鉴于此，本发明提供一种适用于CMOS工艺的、可以实现低噪声的带隙基准电路。

为了实现上述目的，本发明采用如下技术方案：

一种低噪声带隙基准电路，包括偏置电流产生模块100、稳定性补偿模块200以及带隙基准电压产生模块300；

所述偏置电流产生模块100包括第一晶体管101、第二晶体管102、第三晶体管103、第四晶体管105、第五晶体管107、第六晶体管110、第一三极管106、第二三极管108、第一电阻104、第二电阻109、第三电阻111；第一晶体管101、第二晶体管102的源极连接电源，第一晶体管101的栅极与漏极同时连接第二晶体管102的栅极和第三晶体管103的漏极；第三晶体管103的栅极同时连接第二晶体管102的漏极和第四晶体管105的栅极与漏极；第一电阻104的一端连接第三晶体管103的源极，另一端连接第一三极管106的基极与集电极，第一三极管106的发射极连接第二电阻109的一端，第二电阻109的另一端接地；第五晶体管107的栅极与漏极同时连接第四晶体管105的源极与第二三极管108的集电极；第五晶体管107的源极连接第六晶体管110的栅极与漏极，第六晶体管110的源极接地；第二三极管108的发射极连接第三电阻111的一端，第三电阻111的另一端接地；

所述稳定性补偿模块200包括第四电阻201和第一电容202；第四电阻201的一端连接第四晶体管105的漏极，另一段连接第一电容的一端，第一电容的另一端连接第二三极管108的基极；

所述带隙基准电压产生模块300包括第七晶体管301、第八晶体管302、第五电阻303、第六电阻304、第七电阻305、第八电阻308、第九电阻309、第三三极管306、第四三极管307；第七晶体管301的源极连接电源，栅极与漏极共同连接第八晶体管302的漏极；第八晶体管302的栅极连接稳定性补偿模块200中第四电阻201和第一电容202的连接节点；第八晶体管302的源极分别与第五电阻303、第六电阻304的一端连接，第五电阻303的另一端同时连接第二三极管108的基极与第三三极管306的集电极，第六电阻304的另一端同时连接第七电阻305的一端以及第四三极管307的基极，第七电阻305的另一端同时连接第三三极管306的基极与第四三极管307的集电极；第三三极管306的发射极连接第八电阻308的一端，第八电阻308的另一端接地；第四三极管307的发射极连接第九电阻309的一端，第九电阻309的另一端接地。