[发明专利]一种面向异构并行架构的高性能SM4比特切片优化方法

说明书

本发明公开一种面向异构并行架构的高性能SM4比特切片优化方法，属于安全密码应用技术领域，本方法通过将SM4分组密码算法在1比特数据宽度下实现，可以在非向量指令集和向量指令集上实现多线程SM4，在向量指令集上可以支持更高的加密速度。

技术领域

本发明属于安全密码应用技术领域，涉及一种面向异构并行架构的高性能SM4比特切片优化方法。

背景技术

SM4是我国无线局域网标准WAPI中所采用的分组密码标准，随后被我国商用密码标准采用。作为我国商用密码的分组密码标准，预计SM4在国内的敏感但非机密的应用领域会逐渐取代3DES、AES等国外分组密码标准，用于通信加密、数据加密等应用场合。SM4是密钥长度和分组长度均为128比特的对称密码算法，输出128比特作为密文。

下面给出采用的运算符号及相应的含义：

mod：模运算；

：32位比特与运算；

：32位比特或运算；

：32位比特非运算；

：32位比特异或运算；

：mod 比特算术加运算；

：32位比特循环左移比特运算；

：向左赋值运算符；

：包含元素的有限域。

密钥扩展算法如下：

标准算法的SM4的字长为32比特，加密密钥长度为128比特，表示为4个字；轮密钥表示为32个字；明文输入看作4个字，密文输出表示为；

SM4密钥扩展算法：

1）设4个字；

2）轮密钥生成算法为；

其中，是一个合成置换函数，包含了线性变换和非线性变换，都是常量。

加密算法如下：

1）32次迭代运算；

2）输出；

其中，是一个合成置换函数，包含了线性变换和非线性变换。

由于SM4设计时的预计应用领域为低功耗芯片（即WAPI芯片），因此SM4针对减少硬件电路数量进行了优化，带来的后果是SM4的软件实现效率较低，难以充分利用主流32位/64位通用处理器的计算能力，其软件实现的效率通常大大低于同类对称加密算法AES的软件实现。

目前主流的CPU除了基本的通用指令集如SISD（Single Instruction, SingleData）之外，还包括SIMD （Single Instruction, Multiple Data）指令集等扩展指令集，例如目前主流的Intel和AMD的X86处理器支持AVX/AVX2指令集，ARM Cortex-A系列架构的移动处理器支持NEON指令集。Intel AVX-2支持256位的指令集，AVX2指令集包含16个256位的向量寄存器，Intel已经公布了AVX-512指令集，AVX-512指令集包含32个512位的向量寄存器，可以执行16路的32位字向量运算。NEON是ARM Cortex-A架构的SIMD指令集。NEON架构包含16个128位的SIMD寄存器，可以这些寄存器上执行4路的32位标量的向量计算。