[发明专利]低硬件资源消耗的极化码SCL译码器及其译码方法

说明书

本发明提供一种低硬件资源消耗的极化码SCL译码器及其译码方法，涉及信道编码技术领域。本发明提出的一种低硬件资源消耗的极化码SCL译码器，该SCL译码器只使用一个按照串行流水线结构设计的SC译码器，其中SC译码器包括LLR计算模块、部分和计算模块、路径度量值计算模块、路径度量值排序与删减模块、指针模块；上述结构使得本申请的SCL译码器在译码过程中，其路径间串行流水译码，路径内部并行计算。本发明的SCL译码器降低了接收机译码部分实现过程中的资源消耗，降低了通信成本。

技术领域

本发明涉及信道编码技术，具体涉及一种低硬件资源消耗的极化码SCL译码器及其译码方法。

背景技术

极化码是第一种被严格证明能够在理论上达到香农限的编码方案，并且极化码的编码过程基本固定且具有较强的规律性，同时译码过程也可以通过迭代结构实现，因此能够在不消耗过多资源情况下实现高效增益，有利于工程上的实现，受到了学术界和工业界的广泛关注并迅速发展。由于极化码的编码过程基本固定，因此在实现过程中，性能优良且实现复杂度较低的译码算法是研究者关注的重点。

目前，在工程应用中比较常用的极化码译码算法主要是串行抵消(SuccessiveCancellation，SC)译码算法和串行抵消列表(Successive Cancellation List，SCL)译码算法。而传统SCL译码算法在实现过程中由于需要同时使用L个通用SC译码器，所以在译码过程中会存在大量模块间相互等待的时间，这无疑使得硬件资源的复用度低，甚至造成了硬件资源消耗的一种浪费。译码器实现过程中较高的资源消耗限制了极化码在更广阔领域的应用。

综上所述可知，虽然SCL并行译码技术在工业界也是一种常用的极化码方案，但由于其硬件资源消耗较大、硬件资源复用度较低等问题，限制了其在更广阔领域中的应用。所以，设计一种低硬件资源消耗的极化码SCL译码器，对于降低极化码译码过程的硬件资源消耗，降低极化码编译码实现复杂度、控制通信成本，具有重要意义。

发明内容

(一)解决的技术问题

针对现有技术的不足，本发明提供了一种低硬件资源消耗的极化码SCL译码器及其译码方法，解决了现有的传统SCL译码技术存在硬件资源消耗较大、硬件资源复用度低的问题。

(二)技术方案

为实现以上目的，本发明通过以下技术方案予以实现：

第一方面，本发明首先提出了一种低硬件资源消耗的极化码SCL译码器，

所述极化码SCL译码器只使用一个按照串行流水线结构设计的SC译码器，所述SC译码器包括LLR计算模块、部分和计算模块、路径度量值计算模块、路径度量值排序与删减模块、指针模块；所述SC译码器在译码时，其路径间串行流水译码，路径内部并行计算。

优选的，所述路径度量值排序与删减模块包括多个4选2基础电路。

优选的，所述指针模块包括指针复制和乒乓存储结构。

优选的，所述SC译码器在译码时，其路径间串行流水译码包括：

部分和计算模块、LLR值计算模块和路径度量值计算模块依次串行计算不同路径的判决LLR值和路径度量值PM。

第二方面，本发明还提出了一种如上述所述的低硬件资源消耗的极化码SCL译码器的译码方法，所述方法包括：

S1、参数设置和译码方式设定，包括设定SCL译码算法列表大小L，码长为N；当前计算的比特索引为i，当前计算的路径索引为l，当前第l条路径扩展完毕后的路径数目为L_l；所述译码方式包括SCL译码器中有且仅有的一个SC译码器在译码时按照路径间串行流水译码，路径内部并行计算的方式译码；

S2、对接收的输入信号进行预处理，获取接收信号的初始LLR值；