[发明专利]一种适用于多传感器系统快速并行中断检测电路

权利要求书

1.一种适用于多传感器系统快速并行中断检测电路，包括组合逻辑，组合逻辑与多传感器系统的主机和所有传感器均呈电连接，组合逻辑用于接收所有传感器发出的中断信号，并合并成单个中断组合信号输出给主机；其特征在于还包括多个储存单元和通讯控制模块；所述储存单元与传感器呈一一对应状电连接，储存单元用于储存对应传感器发出的中断信号；所述通讯控制模块与组合逻辑、储存单元和主机的总线呈电连接，通讯控制模块将主机发出的串行读取指令转换成并行读信号、对所有储存单元储存的中断信号进行读取，并在读取后控制储存单元释放内存，再将读取得到的并行数据转换成串行数据发送给主机，同时复位组合逻辑输出的中断组合信号。

2.如权利要求1所述的适用于多传感器系统快速并行中断检测电路，其特征在于所述并行读信号包括读取锁存信号和读脉冲，所述读取锁存信号用于确保储存单元内的中断信号数据不再变化，读脉冲用于控制储存单元将其存储的中断信号数据发送给通讯控制模块。

3.如权利要求1所述的适用于多传感器系统快速并行中断检测电路，其特征在于所述组合逻辑为逻辑电路，且组合逻辑输入端的数量大于等于传感器的数量，传感器分别与组合逻辑的一个输入端电连接。

4.如权利要求3所述的适用于多传感器系统快速并行中断检测电路，其特征在于所述组合逻辑为N输入与门，且N为正整数，其值大于等于传感器的数量。

5.如权利要求2所述的适用于多传感器系统快速并行中断检测电路，其特征在于所述通讯控制模块包括通讯单元、串并转换器和控制单元；所述通讯单元与主机的总线和串并转换器呈电连接，串并转换器与控制单元电连接，控制单元与储存单元和组合逻辑呈电连接，储存单元与串并转换器电连接；主机将串行读取指令通过通讯单元发送给串并转换器，串并转换器将串行读取指令转换成并行读信号并传递给控制单元，控制单元同时向所有传感器发出读取锁存信号和读脉冲，储存单元将其存储的中断信号并行发送给串并转换器，并在发送储存的中断信号后释放内存，串并转换器将接收到的并行数据转换成串行数据通过通讯单元发送给主机。

6.如权利要求5所述的适用于多传感器系统快速并行中断检测电路，其特征在于所述通讯单元为串行数据通讯单元。

7.如权利要求1-6中任一项所述的适用于多传感器系统快速并行中断检测电路，其特征在于所述储存单元为寄存器。