[发明专利]一种随机型时间数字转换器的线性度增强方法

说明书

本发明公开了一种随机型时间数字转换器的线性度增强方法。所述方法包括：定义随机型时间数字转换器的输入信号坐标系；通过控制比较器阵列内部供电电压，使输入信号产生呈高斯函数的概率分布曲线Group A与概率分布曲线Group B；将概率分布曲线Group A在x轴方向向右平移2δ，将概率分布曲线Group B在x轴方向向左平移2δ，并对处于[‑δ,δ]中的数据进行函数叠加，得到新分布函数；基于新分布函数进行随机型时间数字转换器的信号转换。本发明使得输入信号的线性度被大幅度提高，避免了冗杂的算法校准工作，可以在硅基标准CMOS工艺上单芯片集成。

技术领域

本发明属于射频/模拟集成电路领域，涉及一种时间数字转换器，尤其涉及一种随机型时间数字转换器的线性度增强方法，应用于对时间信号的精确量化。

背景技术

时间数字转换器(Time to Digital Converter,TDC)是一种广泛应用在数模转换领域的将时间信号转化为数字信号的电路，可用于医学影像检测、自动测试设备、模拟/全数字锁相环、高精度数模转换器、发射机、接收机、雷达、高能物理和相位控制阵列系统等。

传统的时间数字转换器往往通过一系列的延迟单元产生依次递增的延迟时间，再通过多个时间比较器使输入信号与延迟后的信号逐一比较，判决出两个输入信号上升沿到达的时间差。然后将比较器的输出的温度计码编码成二进制码。这种时间数字转换器结构简单、容易设计，但是其对时间的量化精度取决于门级电路的延迟时间，导致其量化精度较低。目前有三种常见的亚门级时间精度的时间数字转换器结构，分别是游标卡尺型时间数字转换器、脉冲收缩型时间数字转换器和插值型时间数字转换器。

游标卡尺型时间数字转换器采用具有不同延迟时间的延迟单元组成的延迟链，其时间分辨精度取决于两种延迟单元的延迟时间差，可以实现亚门级的时间分辨精度。但是其量化位数和总体延迟时间是折衷关系，无法同时实现高分辨率和高工作速率。脉冲收缩型时间数字转换器也是基于延迟链实现的，不同的是信号每经过一个延迟单元其脉冲宽度都会缩减，直至脉冲消失，以此方式来判断时间差。脉冲收缩型时间数字转换器也可以实现较高的时间分辨率，但是每次脉冲缩减的程度依赖于延迟单元的逻辑阈值，容易受到工艺波动的影响。插值型时间数字转换器对具有不同上升时间的信号进行加和，从而产生位于两个信号上升沿之间的上升沿。经过多次插值之后，可以产生一系列具有高分辨率的延迟时间。但是这种结构会使用较多的反相器单元，电路功耗较大、设计也相对复杂。此外，以上三种结构的时间数字转换器的精度都非常依赖于电路的匹配性，容易由于工艺失配而产生误差，不利于用于高精度的时间数字转换器。

随机型时间数字转换器利用了时间比较器自身的工艺失配特性，也即其判决结果随输入时间差呈高斯分布的特点，可以使得此种结构对工艺失配的耐受性更强。输入信号与一定数量的比较器阵列相连，比较器阵列的输出在输入信号时间差较小时可以呈现出近似于线性的变化趋势，其可实现更精细的时间分辨率。但是由于高斯分布本身是非线性的概率分布，因而传统的随机型时间数字转换器的线性度还有待提高。

综上，随机型时间数字转换器是一种利用了工艺失配且能够实现高时间分辨率的结构，而其线性度需要进一步的增强。

发明内容

本发明的目的是解决现有技术中的随机型时间数字转换器线性度较低的问题，提供一种随机型时间数字转换器的线性度增强方法，具有可在硅基标准CMOS工艺上单芯片集成、对工艺波动敏感度低、时间分辨率高且线性度高的特点。

本发明的技术内容包括：

一种随机型时间数字转换器的线性度增强方法，其步骤包括：

定义随机型时间数字转换器中时间比较器的传递函数，所述传递函数的x轴为输入信号进入时间比较器前的时间差，所述传递函数的y轴为比较器产生误差电压的概率密度；

当对时间比较器的输入信号给一斜坡输入时，比较器的传递函数呈形如高斯分布的概率分布曲线；