[发明专利]一种芯片网表级后门测试集生成方法

说明书

该发明公开了一种芯片网表级后门测试集生成方法，涉及计算机领域。该方法主要针对现有硬件后门的后门测试集较为陈旧，无法为更新的测试手段提供合理的测试基准的问题，故先从网表级的后门需求出发，将后门挂载策略和功能逻辑分开。采用动态仿真信号反转率和网表电路深度双重指标确定后门挂载点的挂载点的选择，再根据电路结点可测性对后门网表电路进行递进链式修改，完成后门的系统性生成，用于识别计算机程序中的恶意程序。

技术领域

本发明涉及计算机领域，针对硬件隐蔽后门对芯片的威胁，提出了一种芯片网表级隐蔽后门测试集生成方法，可以为芯片设计安全测试提供有效的测试基准。

背景技术

硬件后门电路的设计方法一般是对应检测技术而提出的，其核心的结构由触发逻辑和恶意逻辑组成。一般情况是将硬件后门电路逻辑附加到原始电路逻辑中，当触发逻辑电路满足激活条件，有效载荷恶意逻辑执行恶意行为。因此硬件后门的设计大体上可以分为两大类，基于激活特性和基于行为特征的硬件后门设计方法。基于激活特性的后门设计方法主要对应对后门除法逻辑的设计；基于行为特征的后门设计方法则对应后门恶意功能的实现。

行为特征描述了后门触发后对底层设计产生的影响。由于针对不同电路，其恶意功能也千差万别，只能大体分为三种类型：更改原始逻辑功能的功能改变型后门、更改芯片的功能和性能属性的规格修改型后门以及不改变原有性能但会泄露电路安全信息的信息泄露型后门。美国伊利诺伊大学King等首次公开提出硬件后门的设计方法并在处理器上植入了影子模式恶意后门，攻击者可利用其秘密地获得处理器的控制权。之后耶鲁大学Jin等提出了一种HDL级硬件后门设计策略，实现了6种不同类型的恶意逻辑并在板卡上验证了其恶意逻辑的实现。佛罗里达大学Mark等人对硬件后门的分类标准进行了制定，设计了一套基准测试集Trust-hub，推动了硬件后门检测技术的发展，Trust-hub现今也是大多数硬件安全研究的主要测试集。

激活特性是指使硬件后门达到触发条件的不同形式，主要有外部激活后门程序和内部激活后门程序两种。外部激活硬件后门是由攻击者在芯片外部施加输入来激活，这使得后门的激活更为可控，攻击者可以灵活地选择在何时除法后门程序。内部激活硬件后门则是触发逻辑监控内部电路内部信号和运行逻辑以获得激活条件。现有的检测方式也大多从触发率入手进行后门检测。加利福尼亚大学Sturton和伊利诺伊大学香槟分校Matthew等人，定义了抵抗无用电路检测(UCI)的硬件后门特征，并在此基础上提出了一种新型的硬件电路植入方法。该校的Fern等人，深入分析了电路无关项的特征，并讨论了利用无关项设计触发电路的方法。硬件后门程序设计技术在国内也受到诸多关注和研究，同时研究也基本转向具体的后门电路的隐蔽性激活方法这一方向。军械工程学院王晓晗等人，研究了一种基于故障注入的硬件后门设计方法，他们将线性反馈移位寄存器生成的最大周期递归序列作为后门的激活序列，以保持后门的隐蔽性除法，同时将在密码芯片中注入故障作为攻击手段。北京大学张小飞等人提出了基于组合概率和非稀有事件的硬件后门设计技术并验证了该方法所设计的恶意逻辑被自动测试矢量误触发的概率，张小飞,冯建华,薛周鹏,etal.基于组合概率和非稀有事件的硬件后门设计[J].东南大学学报(自然科学版),2017(z1):151-157；除此之外，香港中文大学张杰等人，对隐型硬件后门设计准则进行了初步探讨；国南京航空航天大学张英等多序列追溯的隐藏硬件致盲后门设计，Zhang J,Xu Q.Onhardware Trojan design and implementation at register-transfer level[C].2013IEEE International Symposium on Hardware-Oriented Security and Trust(HOST).IEEE,2013。