[发明专利]一种基于飞腾系列PCIE总线的通用接口拓展系统

权利要求书

1.一种基于飞腾系列PCIE总线的通用接口拓展系统，其特征在于，包括飞腾CPU(10)和可编程逻辑器件(20)，所述飞腾CPU(10)通过PCIE总线与所述可编程逻辑器件(20)互联，所述可编程逻辑器件(20)通过拓展相应的总线接口与对应的外围设备器件互联；所述可编程逻辑器件(20)包括PCIE接口模块(21)、PCIE硬核(22)、地址译码模块(23)、中断管理模块(24)和总线接口模块(25)，其中，

所述PCIE接口模块(21)，用于接收所述飞腾CPU(10)发送过来的PCIE格式数据和指令；

所述PCIE硬核(22)与所述PCIE接口相连接，用于根据所述PCIE接口接收的指令，通过地址和数据转换，将接收的所述PCIE格式数据转换为符合ILB的本地数据格式，若ILB总线数据操作时序为写使能有效时，则写数据和写地址为有效数据和地址，否则为无效写数据和地址；若ILB总线数据操作时序为读使能有效时，当前时刻的下一个时钟拍对应的数据为有效读数据，读使能有效时刻，对应的地址为有效地址，否则为无效读地址；

所述地址译码模块(23)与所述PCIE硬核(22)相连接，用于对所述PCIE硬核(22)转换的地址进行译码；

所述中断管理模块(24)分别与所述PCIE硬核(22)和所述总线接口模块(25)相连接，用于采用PCIE INTA中断方式，直接访问管理所述PCIE硬核(22)和所述总线接口模块(25)；

所述飞腾CPU(10)与所述PCIE接口模块(21)相连接，用于根据地址划分、以及驱动的参数模块给定的地址与指令，通过PCIE总线进行读写操作，达到配置相应的所述PCIE硬核(22)驱动。

2.如权利要求1所述的基于飞腾系列PCIE总线的通用接口拓展系统，其特征在于，所述PCIE硬核(22)的框架结构包括参数寄存器配置模块(221)、发送FIFO模块(222)、接收FIFO模块(223)、中断处理模块(224)和发送/接收协议处理模块(225)，其中，

所述参数寄存器配置模块(221)，用于根据IP核的不同，设计不同的命令寄存器，按照所述飞腾CPU(10)的操作命令进行发送数据写操作或者接收数据读操作；

所述发送FIFO模块(222)与所述参数寄存器配置模块(221)相连接，用于发送所述参数寄存器配置模块(221)配置的写操作数据；

所述接收FIFO模块(223)与所述参数寄存器配置模块(221)相连接，用于接收所述参数寄存器配置模块(221)配置的读操作数据；

所述中断处理模块(224)分别与所述发送FIFO模块(222)和所述接收FIFO模块(223)相连接，用于判断所述发送FIFO模块(222)发送的写操作数据和所述接收FIFO模块(223)接收的读操作数据的空满状态，采用阈值Num配置方式来产生中断，若所述发送FIFO模块(222)发送的写操作数据的数量或所述接收FIFO模块(223)接收的读操作数据的数量达到预设的数量阈值时，则产生中断；若识别到所述发送FIFO模块(222)发送完最后一个写操作数据或所述接收FIFO模块(223)接收的最后一个读操作数据被取走时，则产生中断；若所述发送FIFO模块(222)发送完写操作数据的时间或所述接收FIFO模块(223)接收完读操作数据的时间超过预设的时间阈值时，则超时中断；

所述发送/接收协议处理模块(225)与所述中断处理模块(224)相连接，用于根据外围设备的不同，采用相应的支持协议来适配外围设备器件。

3.如权利要求1所述的基于飞腾系列PCIE总线的通用接口拓展系统，其特征在于，所述PCIE硬核(22)中软件模块的框架包括由上至下布置的应用层(226)、虚拟驱动层(227)和设备驱动层(228)，其中，

所述应用层(226)，用于为上层提供接口服务；

所述虚拟驱动层(227)包括用户接口模块、PCIE驱动模块和PCIE库模块，所述用户接口模块用于系统内核自定义一套操作函数和数据结构；所述PCIE驱动模块和PCIE库模块协同工作，通过管理底层的硬件驱动程序来为上层提供服务；

所述设备驱动层(228)，用于向上与所述虚拟驱动层(227)交互，向下与相应硬件交互。