[发明专利]铜互连结构的制造方法

说明书

本发明公开了一种铜互连结构的制造方法，其特征在于，包括：步骤一、在层间膜中形成凹槽；步骤二、形成阻挡层，包括分步骤：步骤21、采用PVD工艺进行预沉积形成第一TaN子层；预沉积将负偏压能量调低到不会对凹槽侧面的层间膜材料产生损伤，使凹槽的形貌得到保持；步骤22、采用PVD工艺进行主沉积形成第二TaN子层；主沉积的负偏压能量大于预沉积的负偏压能量，由第一和第二TaN子层叠加形成阻挡层；步骤三、形成粘附层；步骤四、形成铜籽晶层；步骤五、电镀铜层。本发明能防止阻挡层的沉积工艺对层间膜产生损伤，从而能改善阻挡层沉积后凹槽的形貌，从而能形成连续的铜籽晶层，提高铜层填充质量。

技术领域

本发明涉及一种半导体集成电路的制造方法，特别是涉及一种铜互连结构的制造方法。

背景技术

在40/28nm甚至更先进节点上，后段(BEOL)铜互连的阻挡层(Barrier)通常是TaN和Ta复合薄膜。其中Ta很好地增强了TaN和Cu的粘合，一定程度上提高了沟槽(trench)和通孔(via)侧壁上Cu籽晶层(seed)的连续性。Cu CMP后,Cu孔洞(void)缺陷(defect)得到显著改善。此后，针对Barrier沉积工艺的改善大都集中在Ta的反溅射(resputter),但这会使Cuseed沉积时开口(opening)受到不利影响(degradation)。

现有工艺中，TaN沉积一般有一步TaN,TaN+Ta或者DDEF(TaN+Ta+Ta resputter+Taflash)模式，DDEF中的第一个D表示TaN沉积，第二个D表示Ta沉积，E表示Ta resputter，F表示Ta冲洗(flash)。工艺改善多是通过增加Ta或增加Ta反溅射提高TaN/Ta和Cu seed的粘合效果，达到优化seed沉积的目的。随节点更加先进，后段层间膜即层间介质层的k值降低，trench和via轮廓对seed沉积的影响愈发显著，有必要针对TaN沉积后的轮廓进行分析和改善。

如图1A至图1C所示，是现有方法各步骤中的器件结构图；现有铜互连结构的制造方法包括如下步骤：

步骤一、如图1A所示，在层间膜104中形成凹槽107。

通常，所述层间膜104包括低介电常数层。在其他实施例中，所述层间膜104也能采用氧化层。

所述低介电常数层的材料包括BD,BD是由C,H,O,Si元素组成的介质材料，K值为2.5～3.3。

在所述低介电常数层的顶部形成有第一氮掺杂碳化硅(NDC)层105。

在所述低介电常数层底部形成有第二NDC层102，在所述低介电常数层和所述第二NDC层102之间还形成有第三氧化层103。

所述第三氧化层103采用以TEOS作为硅源的PECVD工艺形成。

在所述第一NDC层102的表面还形成有硬质掩膜层106。所述硬质掩膜层106能采用SiN或TiN等材料组成。

所述凹槽107包括沟槽107b或通孔开口107a，所述凹槽107的底部暴露出底层金属层101。图1A中，左侧的所述凹槽107直接为一个通孔开口；右侧的所述凹槽107则由通孔开口107a和沟槽107b叠加而成。通常，所述凹槽107采用双大马士革工艺形成。

所述底层金属层101包括铜层。

步骤二、如图1B所示，在所述凹槽107的底部表面和侧面形成阻挡层108和粘附层。

采用PVD工艺依次沉积TaN层和Ta层，其中TaN层作为所述阻挡层108，Ta层作为所述粘附层。

在沉积TaN层工艺中，容易对所述层间膜104的侧面特别时所述层间膜104和所述第一NDC层102的交界位置处即虚线圈110所示位置处的侧面产生损伤。

步骤三、如图1C所示，在所述粘附层表面形成铜籽晶层109。