[发明专利]阵列重构方法、装置、设备及存储介质

说明书

本申请实施例公开了阵列重构方法、装置、设备及存储介质，本实施例构建多个重构阵列和至少4级缓存，重构阵列包括多个PE组，相邻两个PE组通过第一级缓存进行数据交换，第二级缓存和第三级缓存均与重构阵列进行数据交换，且第二级缓存和第三级缓存还分别与第四级缓存进行数据交换，方法包括：获取待执行指令的指令信息，指令信息包括待执行指令的位宽信息和类型信息；根据待执行指令的位宽信息，确定PE组的粒度；根据待执行指令的类型信息，确定流水线级数；基于PE组的粒度和流水线级数，生成对应的重构阵列，重构阵列用于执行匹配的待执行指令。由满足流水线级数要求的当前的重构阵列或已生成的重构阵列执行，能够提高重构阵列的利用率。

技术领域

本申请实施例涉及嵌入式可重构系统领域，尤其涉及一种阵列重构方法、装置、设备及存储介质。

背景技术

随着集成电路设计和工艺技术的发展，嵌入式系统已经在PDA、机顶盒、手机等信息终端中被广泛应用。而作为嵌入式系统核心的微处理器，是嵌入式系统不可或缺的“心脏”，微处理器的性能直接影响整个嵌入式系统的性能。现代微处理器已经广泛采用流水线设计，所以CPU流水线的设计，将成为决定其性能的关键。且CPU所执行的指令的类型不同，依照常规配置流水线级数的CPU在处理不同类型的指令时，容易造成CPU的处理资源的浪费。

发明内容

本申请实施例提供了一种阵列重构方法、装置、设备及存储介质，能够动态地分配重构阵列，提高对处理资源的利用率，有效地减少了CPU的处理资源的浪费。

第一方面，本申请实施例提供了一种阵列重构方法，应用于多级缓存数据通路，所述多级缓存数据通路包括阵列重构模块、多个重构阵列和至少4级缓存，所述重构阵列包括多个PE组和连接相邻PE组的第一级缓存，第二级缓存和第三级缓存均与所述重构阵列进行数据交换，且所述第二级缓存和所述第三级缓存还分别与第四级缓存进行数据交换，所述方法包括：

获取待执行指令的指令信息，所述指令信息包括所述待执行指令的位宽信息和类型信息；

根据所述待执行指令的位宽信息，确定PE组的粒度；

根据所述待执行指令的类型信息，确定流水线级数；

基于所述PE组的粒度和所述流水线级数，生成对应的所述重构阵列，所述重构阵列用于执行匹配的所述待执行指令。

在本申请的一些实施例中，在所述生成对应的所述重构阵列之前，还包括：确定已生成的所述重构阵列满足于所述待执行指令，则选择已生成的所述重构阵列执行所述待执行指令。

在本申请的一些实施例中，所述基于所述PE组的粒度和所述流水线级数，生成对应的所述重构阵列，包括：

基于所述PE组的粒度，添加或移除所述PE组中的PE单元；

基于所述流水线级数，选择对应数量的所述PE组和所述第一级缓存，并将最后一级所述PE组连接所述第二级缓存和第三级缓存。

在本申请的一些实施例中，还包括：通过将多个所述重构阵列与所述第二级缓存或所述第三级缓存组合，以满足执行所述待执行指令所需的所述流水线级数。

在本申请的一些实施例中，所述第二级缓存还与所述第三级缓存连接，所述方法还包括：

确定接收到中断信号，则通过所述第三级缓存存储所述第二级缓存的数据；

确定接收到恢复信号，则对所述第二级缓存进行数据恢复。

在本申请的一些实施例中，还包括：确定当前的所述重构阵列与所述待执行指令的级数差大于释放阈值，则移除所述重构阵列中多余的所述PE组。

第二方面，本申请实施例还提供了一种阵列重构装置，包括：

第一获取模块，配置为获取待执行指令的指令信息，所述指令信息包括所述待执行指令的位宽信息和类型信息；

第一确定模块，配置为根据所述待执行指令的位宽信息，确定PE组粒度；