[发明专利]一种芯片的引脚状态控制方法、系统、芯片以及上位机

说明书

本发明实施例公开一种芯片的引脚状态控制方法、系统、芯片以及上位机，涉及芯片技术领域，能够有效提升芯片设计效率和集成度。所述方法包括：基于与芯片的目标引脚对应的边界扫描单元中经JTAG接口移入的预设数值，生成与所述目标引脚对应的输入输出控制部件的使能控制信号；根据所述使能控制信号控制所述输入输出控制部件处于输入使能状态或输出使能状态，以使在所述输入使能状态下，引脚信号通过所述目标引脚流入所述芯片，或在所述输出使能状态下，引脚信号通过所述目标引脚从所述芯片流出。本发明适用于芯片中。

技术领域

本发明涉及芯片技术领域，尤其涉及一种芯片的引脚状态控制方法、系统、芯片以及上位机。

背景技术

随着芯片复杂度的不断增加，尤其对于超大规模芯片而言，芯片中集成了数量繁多的功能模块，且芯片中的同一引脚经常被不同的功能模块所复用，芯片中的引脚在不同功能模块中既可能处于输入使能状态，也可能处于输出使能状态。为了有效控制这些引脚在输入状态和输出状态之间切换，常常需要在芯片内设置逻辑复杂的控制电路。为了对芯片进行测试，需要在芯片内部设置逻辑复杂的测试控制电路，用以在对各功能模块的性能进行验证测试时，根据实际需要控制相应的引脚处于输出使能状态还是输入使能状态。当然，还有许多其他场景需要通过芯片内部逻辑复杂的控制电路来控制芯片的引脚状态。虽然这些控制电路能够对引脚状态进行控制，但复杂的控制逻辑不仅会降低芯片的设计效率，还会在芯片内部占用很大面积，使芯片集成度降低。

发明内容

有鉴于此，本发明实施例提供一种芯片的引脚状态控制方法、系统、芯片、上位机以及芯片的引脚状态控制系统，能够有效提升芯片设计效率和集成度。

第一方面，本发明的实施例提供一种芯片的引脚状态控制方法，所述方法包括：

基于与芯片的目标引脚对应的边界扫描单元中经JTAG接口移入的预设数值，生成与所述目标引脚对应的输入输出控制部件的使能控制信号；

根据所述使能控制信号控制所述输入输出控制部件处于输入使能状态或输出使能状态，以使在所述输入使能状态下，引脚信号通过所述目标引脚流入所述芯片，或在所述输出使能状态下，引脚信号通过所述目标引脚从所述芯片流出。

可选的，所述芯片设置有至少两个芯片引脚，所述目标引脚是所述芯片引脚中的至少一个；每个所述芯片引脚对应第一边界扫描单元和第二边界扫描单元，各所述芯片引脚的所述第一边界扫描单元与所述第二边界扫描单元通过各自的串行端口依次串联，形成一条边界扫描链，所述边界扫描链的至少一端通过JTAG接口与外界通信；

所述基于与芯片的目标引脚对应的边界扫描单元中的经JTAG接口移入的预设数值，生成与所述目标引脚对应的输入输出控制部件的使能控制信号包括：

基于与所述目标引脚对应的所述第一边界扫描单元中经JTAG接口移入的所述预设数值，生成与所述目标引脚对应的输入输出控制部件的使能控制信号，基于与所述目标引脚对应的所述第二边界扫描单元中经JTAG接口移入的任意数值，生成冗余信号。

可选的，所述基于与所述目标引脚对应的所述第一边界扫描单元中经JTAG接口移入的所述预设数值，生成与所述目标引脚对应的输入输出控制部件的使能控制信号，基于与所述目标引脚对应的所述第二边界扫描单元中经JTAG接口移入的任意数值，生成冗余信号，包括：

在测试访问端口控制器TAPC输出的第一类信号的驱动下，将所述预设数值和所述任意数值经JTAG接口移入到与所述目标引脚对应的第一边界扫描单元和所述第二边界扫描单元中；

在测试访问端口控制器TAPC输出的第二类信号的驱动下，将所述预设数值和所述任意数值从与所述目标引脚对应的第一边界扫描单元和所述第二边界扫描单元，输出至各自对应的并行输出端口，以生成所述输入输出控制部件的使能控制信号和所述冗余信号。

可选的，所述根据所述使能控制信号控制所述输入输出控制部件处于输入使能状态或输出使能状态之后，所述方法还包括：