[发明专利]静电释放钳位电路及多点同步释放静电的方法

说明书

本公开的实施例提供了静电释放钳位电路及多点同步释放静电方法。本公开的实施例所提供的电路连接于电源和地之间，所述电源具有至少两个连接端，包括：电压采样模块，被配置为在所述至少两个连接端中的第一连接端处接收所述电源电压，用以向第一节点提供第一控制电压；驱动模块，驱动放电模块工作；第一放电模块，释放所述第一连接端的静电电荷至所述地；第二放电模块，释放所述至少两个连接端中除所述第一连接端之外的至少一部分连接端的静电电荷至所述地，从而满足超大规模芯片中，通过一个静电释放钳位电路同步释放不同位置的静电的需求，提升静电释放钳位电路的可靠性及芯片的ESD防护能力。

技术领域

本公开涉及集成电路设计技术领域，更具体地，涉及静电释放钳位电路、芯片、多芯片封装、多芯片系统及多点同步释放静电的方法。

背景技术

随着芯片制造工艺水平的提升，芯片的规模越来越大，对芯片尺寸的要求越来越高，需要在更小的硅衬底表面区域内实现更高的集成度，对器件耐压也越来越低，这些都对静电释放(Electro-Static Discharge,ESD)电路的ESD防护能力提出了更高的要求。

同时，随着现代集成电路技术的发展，为了满足各种应用需求，多个大规模、超大规模集成电路裸片(Die)封装在一个封装基板的情况越来越多，形成多芯片封装(Multi-Chip-Package，MCP)系统。包含多芯片封装系统的MCP芯片非常容易发生ESD事件，为保证超大规模芯片的ESD防护能力，目前广泛采用在芯片中放置一个或多个钳位电路的方式，放置一个钳位电路难以满足芯片中不同位置的静电的释放需求，但是在芯片不同位置放置多个钳位电路时，由于钳位电路彼此之间相距较远以及不同位置钳位电路的寄生网络的差异，钳位电路之间无法有效协同工作，经常出现部分钳位电路先被导通进行静电释放，部分钳位电路没能够及时导通，导致钳位电路烧毁，影响芯片的ESD性能。

因此，需要一种静电释放钳位电路及多点同步释放静电方法，满足超大规模芯片中不同位置的同步释放静电需求，提升静电释放钳位电路的静电释放能力和可靠性，以及芯片的ESD防护能力。

发明内容

为了解决上述问题，本公开提供了一种静电释放钳位电路及多点同步释放静电方法，通过位于电源的一个连接端附近的静电释放钳位电路检测静电干扰，并在静电释放钳位电路中设置多个放电模块，分别与其他位置的电源连接端相连，释放其他位置的电源连接端的静电。

本公开的实施例提供了一种静电释放钳位电路及多点同步释放静电方法。

本公开的实施例提供了一种静电释放钳位电路，连接于电源和地之间，所述电源具有至少两个连接端，包括：电压采样模块，被配置为在所述至少两个连接端中的第一连接端处接收所述电源电压，用以向第一节点提供第一控制电压；驱动模块，被配置为连接到所述第一节点以接收第一控制电压，并在所述第一控制电压的控制下，向第二节点提供第二控制电压；第一放电模块，被配置为连接到所述第二节点，并在所述第二控制电压的控制下，释放所述第一连接端的静电电荷至所述地；以及第二放电模块，被配置为连接到所述第二节点，并在所述第二控制电压的控制下，释放所述至少两个连接端中除所述第一连接端之外的至少一部分连接端的静电电荷至所述地。

本公开的实施例还提供了一种芯片，包括多个电路区域，在所述多个电路区域中的至少两个电路区域中布置有如本公开的实施例的静电释放钳位电路。

本公开的实施例还提供了一种多芯片封装，包括多个芯片放置区，在所述多个芯片放置区中的至少两个芯片放置区中布置有如本公开的实施例的静电释放钳位电路。

本公开的实施例还提供了一种多芯片系统，包括多个芯片，在所述多个芯片的至少两个芯片的外围布置有如本公开的实施例的静电释放钳位电路。