[发明专利]轨到轨输入级电路及运算放大器

权利要求书

1.一种轨到轨输入级电路，其特征在于，包括：

输入差分对模块，接输入信号，对所述输入信号进行处理，实现轨到轨输入；

尾电流源模块，接所述输入差分对模块，为所述输入差分对模块提供偏置电流；

共栅模块，接所述输入差分对模块，与所述输入差分对模块形成共源共栅输入级结构；

共栅负载模块，接所述共栅模块，为所述共栅模块提供负载；

电流镜模块，同时接所述输入差分对模块与所述共栅模块，为所述输入差分对模块提供负载，为所述共栅模块提供偏置电流；

偏置电流源模块，同时接所述共栅模块与所述电流镜模块，为所述共栅模块提供偏置电压，为所述电流镜模块提供静态偏置电流；

其中，所述输入差分对模块利用MOS管自身的体效应实现轨到轨输入。

2.根据权利要求1所述的轨到轨输入级电路，其特征在于，所述输入信号包括差分信号，所述输入差分对模块包括第一NMOS管及第二NMOS管，所述第一NMOS管的栅极接所述差分信号的一端，所述第一NMOS管的源极接所述第二NMOS管的源极，所述第一NMOS管的漏极作为第一输出，所述第二NMOS管的栅极接所述差分信号的另一端，所述第二NMOS管的漏极作为第二输出，所述第一NMOS管的衬底及所述第二NMOS管的衬底分别接地。

3.根据权利要求2所述的轨到轨输入级电路，其特征在于，所述尾电流源模块包括第一PMOS管、第三NMOS管、第四NMOS管、第五NMOS管及第六NMOS管，所述第一PMOS管的源极接电源电压，所述第一PMOS管的栅极接偏置电压，所述第一PMOS管的漏极接第三NMOS管的漏极，所述第三NMOS管的漏极接所述第三NMOS管的栅极，所述第三NMOS管的源极接所述第四NMOS管的漏极，所述第四NMOS管的栅极接所述第三NMOS管的栅极，所述第四NMOS管的源极接地，所述第五NMOS管的源极接地，所述第五NMOS管的栅极接所述第四NMOS管的栅极，所述第五NMOS管的漏极接所述第六NMOS管的源极，所述第六NMOS管的栅极接所述第五NMOS管的栅极，所述第六NMOS管的漏极接所述第一NMOS管的源极，所述第一PMOS管的衬底接所述电源电压，所述第三NMOS管的衬底、所述第四NMOS管的衬底、所述第五NMOS管的衬底及所述第六NMOS管的衬底分别接地。

4.根据权利要求3所述的轨到轨输入级电路，其特征在于，所述共栅模块包括第二PMOS管及第三PMOS管，所述第二PMOS管的源极接所述第一NMOS管的漏极，所述第三PMOS管的源极接所述第二NMOS管的漏极，所述第二PMOS管的衬底及所述第三PMOS管的衬底分别接所述电源电压。

5.根据权利要求4所述的轨到轨输入级电路，其特征在于，所述共栅负载模块包括第七NMOS管、第八NMOS管、第九NMOS管及第十NMOS管，所述第七NMOS管的漏极接所述第二PMOS管的漏极，所述第七NMOS管的漏极还接所述第七NMOS管的栅极，所述第七NMOS管的源极接所述第八NMOS管的漏极，所述第八NMOS管的栅极接所述第七NMOS管的栅极，所述第八NMOS管的源极接地，所述第九NMOS管的源极接地，所述第九NMOS管的栅极接所述第八NMOS管的栅极，所述第九NMOS管的漏极接所述第十NMOS管的源极，所述第十NMOS管的栅极接所述第九NMOS管的栅极，所述第十NMOS管的漏极接所述第三PMOS管的漏极，所述第三PMOS管的漏极作为所述轨到轨输入级电路的输出，所述第七NMOS管的衬底、所述第八NMOS管的衬底、所述第九NMOS管的衬底及所述第十NMOS管的衬底分别接地。