[发明专利]多层陶瓷电子组件

说明书

本公开提供一种多层陶瓷电子组件。所述多层陶瓷电子组件包括：陶瓷主体，包括介电层；以及第一内电极和第二内电极，设置在所述陶瓷主体内，并且设置为彼此相对，且所述介电层介于所述第一内电极和所述第二内电极之间。当所述介电层的平均厚度被称为td，且所述介电层的厚度的标准偏差被称为σtd，并且所述第一内电极和所述第二内电极的平均厚度被称为te，且所述第一内电极和所述第二内电极中的任意层内电极的厚度的标准偏差被称为σte时，所述任意层内电极的所述厚度的标准偏差与所述介电层的所述厚度的标准偏差的比σte/σtd满足1.10≤σte/σtd≤1.35。

本申请是申请日为2020年7月17日、申请号为202010690279.6的发明专利申请“多层陶瓷电子组件及其制造方法”的分案申请。

技术领域

本公开涉及一种多层陶瓷电子组件，更具体地，涉及一种具有优异的可靠性的多层陶瓷电子组件及其制造方法。

背景技术

通常，使用陶瓷材料的电子组件(诸如电容器、电感器、压电器件、压敏电阻和热敏电阻等)可包括：陶瓷主体，利用陶瓷材料形成；内电极，形成在陶瓷主体内；以及外电极，设置在陶瓷主体的表面上以连接到内电极。

在多层陶瓷电子组件中，多层陶瓷电容器包括：多个层叠的介电层；内电极，设置为彼此相对，且介电层介于内电极之间；以及外电极，电连接到内电极。

多层陶瓷电容器由于其小尺寸、高容量和易于安装而被广泛用作计算机、个人数字助理(PDA)、移动电话和其他移动通信设备的组件。

近来，根据具有高性能的电子设备的轻量化和小型化，对于电子组件也已有小型化以及具有高性能和高容量的需求。

特别地，同时实现小型化、高性能和高容量的方法是通过减小多层陶瓷电容器的介电层和内电极层的厚度来层叠大量的层。目前，介电层的厚度已经达到约0.6μm，并且正在进行介电层的减薄。

在这方面，内电极与电介质之间的界面接触的区域连续不断地增加；然而，由于金属与陶瓷之间的低粘附性，因此金属和陶瓷结合的区域易受分层和裂纹的影响。

由于分层和裂纹导致多层陶瓷电容器的耐湿可靠性的劣化，因此需要一种用于确保关于材料或结构的高可靠性的新方法来解决这样的问题。

发明内容

本公开涉及一种多层陶瓷电子组件及其制造方法，更具体地，涉及一种具有优异的可靠性的多层陶瓷电子组件及其制造方法。

根据本公开的一方面，一种多层陶瓷电子组件包括：陶瓷主体，包括介电层；以及第一内电极和第二内电极，设置在所述陶瓷主体内，并且设置为彼此相对，且所述介电层介于所述第一内电极和所述第二内电极之间，其中，当所述介电层的平均厚度被称为td，且所述介电层的厚度的标准偏差被称为σtd，并且所述第一内电极和所述第二内电极的平均厚度被称为te，且所述第一内电极和所述第二内电极中的任意层内电极的厚度的标准偏差被称为σte时，所述任意层内电极的所述厚度的标准偏差与所述介电层的所述厚度的标准偏差的比(σte/σtd)满足1.10≤σte/σtd≤1.35。

根据本公开的另一方面，一种多层陶瓷电子组件的制造方法包括：制备包括陶瓷粉末的陶瓷生片；使用包括导电金属颗粒和添加剂的导电膏在所述陶瓷生片上形成内电极图案；层叠其上形成有所述内电极图案的所述陶瓷生片以形成陶瓷层叠体；并且烧制所述陶瓷层叠体以形成包括介电层和内电极的陶瓷主体，其中，当所述介电层的平均厚度被称为td，且所述介电层的厚度的标准偏差被称为σtd，并且所述内电极的平均厚度被称为te，且所述内电极的厚度的标准偏差被称为σte时，所述内电极的所述厚度的标准偏差与所述介电层的所述厚度的标准偏差的比(σte/σtd)满足1.10≤σte/σtd≤1.35。

附图说明

通过以下结合附图进行的详细描述，将更清楚地理解本公开的以上和其他方面、特征和优点，在附图中：