[发明专利]一种三维互补场效应晶体管及其制备方法

说明书

本发明属于半导体器件技术领域，具体为一种三维互补场效应晶体管及其制备方法。本发明将两种不同极性的场效应晶体管进行三维堆叠，通过同一个共栅极同时控制两个晶体管的导通状态，经互连金属连接两个晶体管的漏电极端，构建成三维互补场效应晶体管；制备步骤包括：在SOI顶层硅上形成有源区硅；在有源区硅上形成源漏接触金属；沉积一下介质层；形成共栅极；沉积一上介质层；在上介质层上形成二维半导体材料；在二维半导体材料上形成源漏接触金属；进行互连通孔的光刻、刻蚀和金属淀积，形成互连金属。本发明提供的三维互补场效应晶体管，能够提高集成电路单位集成密度，在工艺上易于实现，在逻辑电路、光电集成系统中具有广泛的应用前景。

技术领域

本发明属于半导体器件技术领域，具体涉及一种三维互补场效应晶体管及其制备方法。

背景技术

自集成电路发明以来，以半导体硅为载体的器件的特征尺寸按照“摩尔定律”逐渐缩小，以达到单位面积上最大化的器件数量，在降低芯片生产成本的同时，提高器件的性能。然而当器件的特征尺寸缩小到亚10纳米以下时，短沟道效应、量子效应、热载流子注入效应等问题变得越来越严重。解决这一问题可采用新材料和新器件的创新。材料方面，二维半导体材料具有原子层厚度，可有效抑制短沟道效应；器件方面，采用环栅结构和三维的多桥沟道场效应晶体管可以进一步增加器件的栅控能力、提高器件的集成密度。

现有的器件结构多采用平面式结构，不利于器件集成密度的进一步提高。目前基于全硅基的三维垂直器件在工艺上难以实现。因此结合新材料、新器件并且工艺兼容的方法实现三维垂直的新型器件，在1纳米及以下节点中尤为重要。

发明内容

本发明的目的在于提供一种三维互补场效应晶体管及其制备方法，以解决背景技术中提到的现有的晶体管集成度不高、工艺上难以实现等问题。

本发提供的三维互补场效应晶体管的制备方法，将两种不同极性的场效应晶体管进行三维堆叠，通过同一个共栅极同时控制上下两个晶体管的导通状态，经互连金属连接上下两个晶体管的漏电极端，构建成三维互补的场效应晶体管；制备的具体步骤为：

（1）提供一SOI衬底；

（2）在SOI顶层硅上形成有源区硅；

（3）在有源区硅上形成第一源漏接触金属；

（4）沉积一下介质层；

（5）形成共栅极；

（7）沉积一上介质层；

（7）在上介质层上形成二维半导体材料；

（8）在二维半导体材料上形成第二源漏接触金属；

（9）进行互连通孔的光刻、刻蚀和金属淀积，形成互连金属。

其中，所述SOI顶层硅、第一源漏接触金属、下介质层和下栅极组成下场效应晶体管，二维半导体材料、第二源漏接触金属、上介质层和上栅极组成上场效应晶体管；若下场效应晶体管为p型场效应晶体管，则二维半导体材料为n型半导体；若下场效应晶体管为n型场效应晶体管，则二维半导体材料为p型半导体。

优选地，所述上场效应晶体管的源电极、漏电极和沟道位于对应的下场效应晶体管的源电极、漏电极和沟道的垂直方向的正上方。

优选地，所述上场效应晶体管的漏电极比下场效应晶体管的漏电极短1 μm至10 μm。

优选地，所述互连金属通过金属连接上场效应晶体管的漏电极端和下场效应晶体管的漏电极端。

优选地，SOI衬底的顶层硅为轻掺杂的p型或n型硅中的任一种，厚度为1nm至100nm。

优选地，所述形成有源区硅的步骤如下：

以图案化的光刻胶为掩蔽层，采用干法或湿法刻蚀工艺选择性地去除掉有源区硅和沟道硅区域以外的顶层硅；

以图案化的光刻胶为掩蔽层，采用离子注入的方法在有源区硅中形成重掺杂的p型或n型硅；