[发明专利]一种基于数控分离架构的存储数据处理单元

说明书

本发明公开了一种基于数控分离架构的存储数据处理单元，包括：处理器及硬件加速引擎；其中，该硬件加速引擎用于实现协议卸载操作及数据平面的数据处理操作；该处理器用于实现控制平面的软件处理操作，以及数据平面中除数据处理操作以外的处理操作；可见，在本方案中，存储数据处理单元可基于数控分离架构从硬件上对数据流和控制流进行区分，从而避免控制流和数据流之间相互影响，进而减少对存储性能的影响；并且，本方案在存储数据处理单元中，还独立出专门用于执行数据处理操作的硬件加速引擎，以便更高效的实现数据处理操作，提高了存储数据处理单元在数据存储领域的处理性能。

技术领域

本发明涉及数据存储技术领域，更具体地说，涉及一种基于数控分离架构的存储数据处理单元。

背景技术

当前市场需求驱动全球存储数据量以ZB（Zettabyte，十万亿亿字节）级激增，单个存储硬盘性能、存储内部CPU（central processing unit，中央处理器）对内存访问带宽和存储所用的网络接口带宽也显著提升，客户对于存储系统I/O（Input/Output，输入/输出）性能也提出更高的需求，如：更高带宽及IOPS（Input/Output Operations Per Second，每秒的读写次数）、更低时延等，然而后摩尔时代半导体工艺制程发展减缓，单核算力滞胀（52%-3.5%），这些对于存储系统设计带来了巨大性能提升挑战。

当前主流的存储系统框架是以CPU计算为中心的（Compute Centric）架构，适用于传统的存储设备使用场景，以CPU为中心，通过高速总线将前端接口卡（如网卡、FC（FibreChannel，光纤）卡）、图形计算处理器（graphics processing unit ，GPU）、内存等计算、存储、通信设备挂载在CPU下面，所有的计算、控制都由CPU发起，CPU起到了关键核心的控制地位。但是，随着后摩尔时代来临，CPU单核计算能力滞涨，使得CPU已经成为存储系统性能提升的瓶颈。

因此，如何提升处理器在数据存储领域的处理性能，是本领域技术人员需要解决的问题。

发明内容

本发明的目的在于提供一种基于数控分离架构的存储数据处理单元，以提升处理器在数据存储领域的处理性能。

为实现上述目的，本发明提供一种基于数控分离架构的存储数据处理单元，包括：

处理器及硬件加速引擎；

其中，所述硬件加速引擎用于实现协议卸载操作及数据平面的数据处理操作；所述处理器用于实现控制平面的软件处理操作，以及所述数据平面中除所述数据处理操作以外的处理操作。

其中，所述硬件加速引擎包括协议加速引擎，所述协议加速引擎用于实现协议处理操作，以及数据一致性的硬件加速操作。

其中，所述协议加速引擎具体用于实现TCP协议处理操作及NVMe over Fabric协议处理操作。

其中，所述硬件加速引擎包括数据流加速引擎，所述数据流加速引擎用于实现数据搬运操作、数据编码操作、数据转码操作、内存比较操作、数据查询操作、数据插取操作中的至少一者。

其中，所述处理器为ARM处理器。

其中，所述ARM处理器实现的软件处理操作包括：存储配置服务操作、机箱管理操作、日志搜集操作、异常处理操作、固件升级操作、用户安全操作、生产诊断操作中的至少一者。

其中，所述ARM处理器在所述数据平面中实现的处理操作包括：NVMe oF Target管理操作、IO多路径管理操作、缓存管理操作、Disk管理操作、协议处理操作中的至少一者。

其中，所述处理器通过不同的处理器核实现控制平面的软件处理操作，以及所述数据平面中除所述数据处理操作以外的处理操作。

其中，所述存储数据处理单元的用户态包括所述数据平面、所述控制平面及公共模块。