[发明专利]可变电阻存储器件、包括其的存储系统及驱动其的方法在审
| 申请号: | 202210319997.1 | 申请日: | 2022-03-29 |
| 公开(公告)号: | CN115331712A | 公开(公告)日: | 2022-11-11 |
| 发明(设计)人: | 白承旻;申旻澈 | 申请(专利权)人: | 爱思开海力士有限公司 |
| 主分类号: | G11C7/18 | 分类号: | G11C7/18;G11C8/14;G11C7/12 |
| 代理公司: | 北京弘权知识产权代理有限公司 11363 | 代理人: | 许伟群;李少丹 |
| 地址: | 韩国*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 可变 电阻 存储 器件 包括 存储系统 驱动 方法 | ||
1.一种可变电阻存储器件,包括:
存储单元,包括第一电极、第二电极和存储层,所述存储层插置于所述第一电极和所述第二电极之间;
第一电流施加块,其向所述第一电极施加第一电流,所述第一电流从所述第一电极流向所述第二电极;
第二电流施加块,其向所述第二电极施加第二电流,所述第二电流从所述第二电极流向所述第一电极;以及
模式设置电路,其选择性地向所述第一电极和所述第二电极中的任一个提供第一电压,
其中,当所述存储单元被选择时,所述第一电流施加块和所述第二电流施加块之中的被选电流施加块被驱动,
其中,当所述第一电流施加块被选择时,第二电压被施加到所述第二电极,以及,当所述第二电流施加块被选择时,所述第二电压被施加到所述第一电极,以及
其中,所述第一电压比所述第二电压高出阈值电压。
2.根据权利要求1所述的可变电阻存储器件,其中,所述存储单元还包括电阻层,以及
其中,当所述第一电极和所述第二电极之间的电压差大于所述阈值电压时,在所述电阻层中形成导电路径。
3.根据权利要求1所述的可变电阻存储器件,其中,所述第一电极包括位线,以及,所述第二电极包括字线,
其中,所述第一电流施加块包括:
第一层级位线结构,连接在所述模式设置电路和所述位线之间;以及
第一层级字线结构,连接在所述字线和电压端子之间,所述第一层级字线结构接收所述第二电压。
4.根据权利要求3所述的可变电阻存储器件,其中,所述第一层级位线结构包括:
第一局部位线,其通过第一局部位线开关选择性地连接到所述位线;
第一全局位线,其通过第一全局位线开关选择性地连接到所述第一局部位线,所述第一全局位线接收所述第一电压;以及
第一放电开关,其连接在所述第一局部位线和放电端子之间,以响应于第一控制信号在所述第一层级位线结构中形成放电路径。
5.根据权利要求4所述的可变电阻存储器件,其中,所述第一控制信号被设置为在所述存储单元的存储操作通过使用所述第二电流而执行之后被使能,以及
其中,所述第一放电开关通过被使能的第一控制信号而接通。
6.根据权利要求4所述的可变电阻存储器件,其中,所述第一全局位线开关、所述第一局部位线开关和所述第一放电开关包括PMOS晶体管。
7.根据权利要求3所述的可变电阻存储器件,其中,所述第一层级字线结构包括:
第一局部字线,通过第一局部字线开关选择性地连接到所述字线;
第一全局字线,通过第一全局字线开关选择性地连接到所述第一局部字线,所述第一全局字线接收所述第二电压;以及
第二放电开关,连接在所述第一局部字线和放电端子之间,
其中,所述第二放电开关在所述第一全局字线开关关断时接通,以选择性地形成在所述第一层级字线结构中形成的放电路径。
8.根据权利要求7所述的可变电阻存储器件,其中,所述第一全局字线开关、所述第一局部字线开关和所述第二放电开关包括NMOS晶体管。
9.根据权利要求7所述的可变电阻存储器件,其中,所述第一层级字线结构还包括第一子解码器,所述第一子解码器控制输入到所述第一局部字线开关的栅极的第一局部字线选择信号,
其中,当通过使用所述第一电流执行存储操作时以及当通过使用所述第二电流完成存储操作之后执行放电操作时,所述第一子解码器将所述第一局部字线选择信号使能,以及
其中,当通过使用所述第二电流执行存储操作时以及当通过使用所述第一电流完成存储操作之后执行放电操作时,所述第一子解码器禁止所述第一局部字线选择信号。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210319997.1/1.html,转载请声明来源钻瓜专利网。





