[发明专利]一种低功耗MCU架构

说明书

本发明涉及微控制单元技术领域，公开了一种低功耗MCU架构。通过本发明创造，提供了一种向不同时钟域电路提供异步时钟的MCU架构方案，即包括有时钟模块和与多个不同时钟域一一对应的多个电路模块，其中，所述时钟模块用于为所述多个电路模块提供一一对应的且具有相同周期的多个时钟脉冲信号，并通过将所述多个时钟脉冲信号中任意两个时钟脉冲信号配置为高电平时段相互不交叠的两信号，可在保持原有性能前提下，使得在某时刻仅某部分电路工作，由此可大大降低功耗，并且相对于采用时钟树的同步时钟电路架构，可有效减少缓冲电路的插入需求，进一步降低功耗以及减少所需芯片面积，便于实际应用和推广。

技术领域

本发明属于微控制单元(Microcontroller Unit，MCU)技术领域，具体地涉及一种低功耗MCU架构。

背景技术

微控制单元又称单片微型计算机(Single Chip Microcomputer )或者单片机，是把中央处理器(Central Process Unit,CPU)的频率与规格做适当缩减，并将内存(memory)、计数器(Timer)、USB（Universal Serial Bus，通用串行总线）、A/D转换、UART（Universal Asynchronous Receiver/Transmitter，通用异步收发传输器）、PLC（Programmable Logic Controller，可编程逻辑控制器）和DMA(Direct Memory Access，直接存储器访问)等周边接口，甚至LCD（Liquid Crystal Display 的简称，液晶显示器）驱动电路都整合在单一芯片上，形成芯片级的计算机，为不同的应用场合做不同组合控制。

目前主流的MCU架构如下：CPU和各种外设，同用一个时钟，或者通过对时钟分频或门控的方式来降低功耗，但本质上，CPU和各种外设还是使用同一个时钟。这种方式的优点是满足EDA（Electronic design automation，电子设计自动化）工具的同步电路设计方式，无论在电路综合还是在电路布局布线，非常适合EDA工具的处理。但是缺点也很明显，即由于所有的电路都在同一个时钟节拍下工作，导致功耗非常大；而且为了一个超长时钟的同步，自动布局布线工具会插入很多的缓冲电路来控制时钟偏移SKEW（即同样的时钟产生的多个子时钟信号之间的延时差异），这又进一步增加了功耗，同时增加了芯片面积。

例如，现代主流的同步时钟电路设计，主要是基于时钟树来完成，而根据实际物理版图情况，EDA工具会插入不同数量的缓冲电路，让时钟信号CLK到各FF(Flip Flop，触发）寄存器的延时一致，但是随着电路规模的增大，FF寄存器数量会越来越多，要保证数量庞大的FF寄存器延时一致，需要插入更多的缓冲电路，导致功耗大量消耗在时钟树上，而不是用在真正的逻辑功能上；同时由于插入了更多的缓冲电路，导致芯片面积增加。

发明内容

为了解决现有MCU架构因所有电路都在同一个时钟节拍下工作而导致功耗非常大和所需芯片面积多的问题，本发明目的在于提供一种新型的低功耗MCU架构。

第一方面，本发明提供了一种低功耗MCU架构,包括有时钟模块和与N个不同时钟域一一对应的N个电路模块，其中，所述时钟模块具有N个时钟信号输出端，并使所述N个时钟信号输出端分别一一对应地电连接所述N个电路模块的时钟信号输入端，N表示大于或等于2的正整数；

所述时钟模块用于生成具有相同周期的且与所述N个时钟信号输出端一一对应的N个时钟脉冲信号，其中，所述N个时钟脉冲信号中任意两个时钟脉冲信号的高电平时段相互不交叠。