[发明专利]陶瓷电子器件及陶瓷电子器件的制造方法

说明书

一种陶瓷电子器件，包括多个电介质层和多个内部电极层，多个电介质层的主要成分是具有钙钛矿结构的陶瓷，多个内部电极层与多个电介质层交替层叠，并且多个内部电极层包含对多个电介质层的主要成分无活性的共材。

技术领域

本发明涉及陶瓷电子器件以及陶瓷电子器件的制造方法。

背景技术

在以移动电话为代表的高频通信系统中，为了消除噪音，使用诸如层叠陶瓷电容器等陶瓷电子器件(例如，参见日本专利申请第2007-145649号、日本专利申请公开第2008-105240号、日本专利申请公开第2010-047181号、日本专利申请公开第2018-107413号和日本专利申请公开第2019-192862号)。在移动设备中需要具有小尺寸(薄尺寸)和大容量的层叠陶瓷电容器。电子器件的省电化正在推进。

发明内容

根据本发明的一个方面，提供一种陶瓷电子器件，包括：多个电介质层，主要成分是具有钙钛矿(perovskite)结构的陶瓷；以及多个内部电极层，多个内部电极层与多个电介质层交替层叠，并且多个内部电极层包含对多个电介质层的主要成分无活性的共材。

一种制造陶瓷电子器件的方法，包括以下步骤：通过层叠多个层叠单元形成层叠结构，每个层叠单元具有如下结构，其中包含共材的金属导电膏的图案被印刷在电介质生片上，所述电介质生片包括具有钙钛矿结构的陶瓷材料粉末；以及对层叠结构进行烧制，其中共材在层叠结构的烧制温度下不与陶瓷材料粉末发生反应。

附图说明

图1是示出层叠陶瓷电容器的立体图，其中示出层叠陶瓷电容器的一部分的截面图；

图2示出沿图1的线A-A截取的截面图；

图3示出沿图1的线B-B截取的截面图；

图4示出内部电极层中的共材颗粒；

图5示出层叠陶瓷电容器的制造方法；

图6示出实施例1的烧结后的截面图；

图7示出EDS成分分析的结果；

图8示出交流电压特性测试的测量结果；以及

图9示出电介质层的厚度和FOM之间的关系。

具体实施方式

当AC(交流)输入电平降低时，电容也降低。因此，在低电压电路中存在性能降低的问题。

将参照附图对实施方式进行说明。

[实施方式]

图1示出根据一种实施方式的层叠陶瓷电容器100的立体图，其中示出了层叠陶瓷电容器100的一部分的截面图。图2示出沿图1的线A-A截取的截面图。图3示出了沿图1的线B-B截取的截面图。如图1至图3所示，层叠陶瓷电容器100包括：具有长方体形状的层叠芯片10；以及分别设置在层叠芯片10的彼此面对的两个端面处的一对外部电极对20a、20b。在层叠芯片10的除了上述两个端面之外的四个面中，将除了层叠芯片10的在层叠方向上的上表面和下表面之外的两个面称作侧面。外部电极20a和20b延伸到层叠芯片10的上表面、下表面和两个侧面。然而，外部电极20a和20b彼此间隔开。