[发明专利]一种基于FPGA的HDLC协议实现方法与系统

权利要求书

1.一种基于FPGA的HDLC协议实现方法，在所述FPGA上实现HDLC收发控制功能，所述HDLC收发控制包括接收控制和发送控制；其特征在于，所述接收控制包括以下步骤：

步骤S11：FPGA接收外部输入的HDLC同步时钟信号、HDLC同步数据信号，并在系统时钟下对所述HDLC同步时钟信号和HDLC同步数据信号进行同步处理；

步骤S12：FPGA接收处理器发送的启动接收指令和地址信息；

步骤S13：当FPGA检测到所述启动接收指令时，开始接收帧数据并对接收的帧数据进行CRC校验和串并行转换，将串并转换完成后的帧数据写入接收双口RAM，输出接收状态标志信息；

步骤S14：当完成帧数据的接收时，FPGA向所述处理器反馈所述接收状态标志信息，处理器根据所述接收状态标志信息读取接收双口RAM中的数据；

所述发送控制包括以下步骤：

步骤S21：处理器将要发送的帧数据写入发送双口RAM；

步骤S22：FPGA接收处理器发送的启动发送指令、数据长度信息、传输速率信息以及帧头帧尾信息，并根据所述传输速率信息产生HDLC同步发送时钟信号；

步骤S23：当FPGA检测到所述启动发送指令时，发送帧头信息；

步骤S24：当所述帧头信息发送完成后，从发送双口RAM中读取帧数据，对发送的帧数据进行CRC校验，同时进行并串行转换，以串行方式发送帧数据和CRC校验值；

步骤S25：当完成所有帧数据和CRC校验值的发送时，发送帧尾信息，并输出发送状态标志信息给发送状态寄存器；

步骤S26：FPGA向所述处理器反馈所述发送状态标志信息。

2.如权利要求1所述的基于FPGA的HDLC协议实现方法，其特征在于，所述步骤S13的具体实现过程为：

步骤S131：当FPGA检测到所述启动接收指令时，对帧头进行检测；如果检测到帧头，则进入非帧头检测，并转入步骤S132；

步骤S132：在非帧头检测中，如果检测到非帧头数据为地址，则判断FPGA检测到的该地址与所述处理器发送的地址信息是否一致，如果一致，则转入步骤S133，否则转入步骤S131；

步骤S133：接收帧数据，当连续检测到5个“1”时，删除5个“1”后面的“0”，输出删0标志给接收状态寄存器；

步骤S134：对帧数据进行串并行转换；

步骤S135：对每次串并转换完成后的帧数据进行CRC校验，并将串并转换完成后的帧数据写入接收双口RAM；如果CRC校验错误，则输出CRC校验错误标志给接收状态寄存器。

3.如权利要求2所述的基于FPGA的HDLC协议实现方法，其特征在于，所述步骤S14的具体实现过程为：当FPGA检测到帧尾标志时，表明完成帧数据的接收，接收的帧数据和CRC校验值均已写入接收双口RAM，输出数据有效标志给接收状态寄存器；FPGA向所述处理器反馈删0标志、CRC校验错误标志以及数据有效标志。

4.如权利要求1所述的基于FPGA的HDLC协议实现方法，其特征在于，所述步骤S24中，在进行帧数据并串行转换的同时，对读取的帧数据进行CRC校验；在帧数据发送完成后进行CRC校验数据的发送。

5.如权利要求1所述的基于FPGA的HDLC协议实现方法，其特征在于，所述步骤S24中，在完成帧数据的并串行转换之后，当连续检测到5个“1”时，在5个“1”后面进行插“0”操作。

6.如权利要求1～5中任一项所述的基于FPGA的HDLC协议实现方法，其特征在于，所述步骤S11还包括：对所述HDLC同步时钟信号和HDLC同步数据信号进行滤波处理。