[发明专利]一种通用接口寄存器系统及快速生成方法

说明书

本发明提出一种通用接口寄存器系统及快速生成方法，系统包括协议桥模块，缓存模块，协议桥模块配置用于基于通用接口寄存器系统所连接的总线，将总线上的总线数据基于总线协议解析成通用接口寄存器系统内使用的指令或指令和数据；并将指令或指令和数据发送到缓存模块；缓存模块配置用于接收指令或指令和数据，根据指令或指令和数据从缓存模块读取数据发送到协议桥模块或根据所述指令和数据将所述数据缓存到所述缓存模块。通过本发明提出的一种通用接口寄存器系统，通过协议桥对接多种总线协议并解析总线上的数据，并通过缓存模块中各个模块缓存从总线上解析的数据，实现ASIC芯片或SOC芯片内部逻辑与总线的通用接口。

技术领域

本发明属于计算机芯片领域，具体涉及一种通用接口寄存器系统及快速生成方法。

背景技术

当今社会，随着物联网，云计算，大数据，人工智能，自动驾驶等高新技术的飞速发展，对ASIC芯片的应用和可靠性要求也越来越高。而ASIC芯片内需通过配置相应的寄存器才能使整个ASIC芯片内部的各个模块之间协同工作，寄存器及其控制逻辑的可靠性对于ASIC芯片的正常工作发挥着至关重要的作用，因此，为寄存器及其控制逻辑提供一个通用性的模板在其填入对应的参数后即可得到对应的寄存器及其控制逻辑这个对于ASIC（Application Specific Integrated Circuit，集成电路）芯片能否正常工作起到至关重要的作用。

寄存器接口一般是指通过CPU（Central Processing Unit，中央处理器）读写寄存器内进而控制各个模块工作的硬件逻辑，芯片功能越来越复杂，所需寄存器的数目越来越多，而且芯片中又需要不同的类型的寄存器，如果完全依靠人力是非常耗时费力的，而且容易出现错误让人难以发现。为了提高效率并且避免人为错误，传统的技术基本上都是针对寄存器及其控制逻辑的人工实现，通用性及其完成效率较低，在完成这些控制逻辑之后，依然面临着庞大而复杂的集成工作，而这些工作还远比寄存器控制逻辑设计本身更加耗时耗力。

因此，亟需一种解决此类对应寄存器接口及控制逻辑的通用控制方案。

发明内容

为解决以上问题，本发明提出一种通用接口寄存器系统，包括协议桥模块，缓存模块，其中：

所述协议桥模块配置用于基于所述通用接口寄存器系统所连接的总线，将所述总线上的总线数据基于所述总线协议解析成所述通用接口寄存器系统内使用的指令或指令和数据；并将所述指令或指令和数据发送到所述缓存模块；

所述缓存模块配置用于接收所述指令或指令和数据，根据指令或指令和数据从所述缓存模块读取数据发送到所述协议桥模块或根据所述指令和数据将所述数据缓存到所述缓存模块。

在本发明的一些实施例中，缓存模块包括地址译码模块，寄存器模块，其中：

所述寄存器模块包括通用寄存器模块和自定义寄存器，所述寄存器模块配置用于缓存所述通用接口寄存器系统接收到的数据；

所述地址译码模块配置用于接收所述协议桥模块的所述指令或指令和数据并对所述指令或指令和数据中的指令地址进行译码，并将译码后的所述指令或指令和数据发送到所述寄存器模块中对应类型的寄存器模块；以及

将译码后的所述指令或指令和数据发送到存储器中。

在本发明的一些实施例中，通用寄存器模块包括通用寄存器逻辑，通用寄存器信息文件，其中：

所述通用寄存器逻辑配置用于将所述通用寄存器模块所接收指令和/或数据，与所述通用寄存器信息文件中的所有寄存器信息文件地址进行比较，选中满足比较的通用寄存器并向所述通用寄存器写入数据或从所述通用寄存器读取数据；

所述通用寄存器信息文件配置用于保存所述通用寄存器模块的所有通用寄存器的信息与地址以及为所述通用寄存器模块中所有寄存器提供匹配映射。