[发明专利]仲裁器及电子装置

说明书

一种仲裁器及电子装置，该仲裁器包括仲裁执行电路，该仲裁执行电路包括N个输入端、与N个输入端一一对应的N个输出端和N个仲裁子电路，N个仲裁子电路分别与N个输入端和N个输出端一一对应电连接；除与第N输入端电连接的第N个仲裁子电路之外的其他N‑1个仲裁子电路还包括反相输出端；与第i输入端电连接的第i个仲裁子电路还和i‑1个仲裁子电路的反相输出端电连接，第i个仲裁子电路还被配置为对第i输入端输入的信号以及i‑1个仲裁子电路的反相输出端的信号进行逻辑与运算，将运算结果输出至N个输出端中与第i输入端对应的第i输出端，N为大于等于2的整数，i为整数且依次取2至N。该仲裁器简化了电路结构，有利于后端的时序收敛。

技术领域

本公开的实施例涉及一种仲裁器及电子装置。

背景技术

仲裁器(Arbiter)是数字设计中非常常见的模块，应用也非常广泛。当有两个或两个以上的模块需要占用同一个资源的时候，需要由仲裁器来决定由哪一个模块来占有这个资源。仲裁器有多种使用场景，例如，在多个主设备同时访问同一个从设备的读地址、多个主设备同时访问同一个从设备的写地址、从不同的从设备同时返回多个写回应信号、从不同的从设备同时返回多个读数据、多个源试图同时访问同一个共享层时，都需要仲裁器完成仲裁，确定占用资源的对象。

发明内容

本公开至少一实施例提供一种仲裁器，包括仲裁执行电路，其中，所述仲裁执行电路包括N个输入端、与N个输入端一一对应的N个输出端和N个仲裁子电路，所述N个输入端按优先级从高到低的顺序依次包括第1输入端、第2输入端、......、第N-1输入端至第N输入端，所述N个仲裁子电路的输入端和输出端分别与所述N个输入端和所述N个输出端一一对应电连接；除与所述第N输入端电连接的第N个仲裁子电路之外的其他N-1个仲裁子电路还包括反相输出端，所述N-1个仲裁子电路中的每个仲裁子电路配置为对电连接的对应的输入端输入的信号进行反相处理并将反相处理结果通过所述每个仲裁子电路的反相输出端输出；与所述第1输入端电连接的第1个仲裁子电路还配置为将所述第1输入端输入的信号输出至N个输出端中对应的第1输出端；与第i输入端电连接的第i个仲裁子电路还和i-1个仲裁子电路的反相输出端电连接，其中，所述i-1个仲裁子电路为与所述第1输入端至第i-1输入端电连接的仲裁子电路，所述第i个仲裁子电路还被配置为对所述第i输入端输入的信号，以及所述i-1个仲裁子电路的反相输出端输出的信号进行逻辑与运算，将运算结果输出至所述N个输出端中与所述第i输入端对应的第i输出端，其中，N为大于等于2的整数，i为整数且依次取2至N。

例如，在本公开至少一实施例提供的仲裁器中，第1个仲裁子电路包括反相模块，所述反相模块与所述第1输入端和所述第1个仲裁子电路的反相输出端电连接，且配置为对所述第1输入端输入的信号进行反相处理，并将反相处理结果通过所述第1个仲裁子电路的反相输出端输出。

例如，在本公开至少一实施例提供的仲裁器中，所述第i个仲裁子电路包括反相模块和与运算模块，所述反相模块与所述第i输入端和所述第i个仲裁子电路的反相输出端电连接，且配置为对所述第i输入端输入的信号进行反相处理，并将反相处理结果通过所述第i个仲裁子电路的反相输出端输出；所述与运算模块与所述第i输出端、所述第i输入端、所述i-1个仲裁子电路的反相输出端电连接，且配置为对所述第i输入端输入的信号、以及所述i-1个仲裁子电路的反相输出端输出的信号进行与运算，将运算结果输出至所述第i输出端。

例如，在本公开至少一实施例提供的仲裁器中，所述第N个仲裁子电路还和所述N-1个仲裁子电路的反相输出端电连接，所述第N个仲裁子电路还被配置为，对所述第N输入端输入的信号以及所述N-1个仲裁子电路的反相输出端输出的信号进行逻辑与运算，将运算结果输出至对应的第N输出端。

例如，在本公开至少一实施例提供的仲裁器中，所述第N个仲裁子电路包括与运算模块，所述与运算模块与所述第N输出端、所述第N输入端、所述N-1个仲裁子电路的反相输出端电连接，且配置为对所述第N输入端输入的信号、以及所述N-1个仲裁子电路的反相输出端输出的信号进行与运算，将运算结果输出至所述第N输出端。