[发明专利]一种兼容CMOS工艺的LDMOS器件

权利要求书

1.一种兼容CMOS工艺的LDMOS器件，其特征在于，包括A导电类型衬底（210），所述A导电类型衬底（210）表面向下重掺杂生长形成B导电类型的深掺杂层（213），所述A导电类型衬底（210）表面外延生长形成A导电类型的轻掺杂外延层（212）；所述轻掺杂外延层（212）表面向下掺杂形成A导电类型的深阱区（220），所述A导电类型的深阱区（220）的底部不与所述深掺杂层（213）相接触；所述A导电类型的深阱区（220）表面向下形成B导电类型的漂移区（222）和A导电类型的阱区（221），所述A导电类型的阱区（221）位于所述B导电类型的漂移区（222）左侧；

还包括第一类浅沟槽隔离结构（241）和第一至第五第二类浅沟槽隔离结构（243A、242A1、242A2、242B、243B）；所述第一类浅沟槽隔离结构（241）位于所述B导电类型的漂移区（222）内，所述第一类浅沟槽隔离结构（241）的底面为阶梯型；第一第二类浅沟槽隔离结构（243A）和第五第二类浅沟槽隔离结构（243B）分别位于所述深掺杂层（213）两侧的上方，第二第二类浅沟槽隔离结构（242A1）位于所述A导电类型的阱区（221）的左侧边缘区域，第三第二类浅沟槽隔离结构（242A2）位于所述A导电类型的阱区（221）内，第四第二类浅沟槽隔离结构（242B）位于所述B导电类型的漂移区（222）右侧边缘区域；

在所述第一第二类浅沟槽隔离结构（243A）和第二第二类浅沟槽隔离结构（242A1）之间向下形成B导电类型的第一离子通道（251A），在所述第四第二类浅沟槽隔离结构（242B）和第五第二类浅沟槽隔离结构（243B）之间向下形成B导电类型的第二离子通道（251B），所述第一离子通道（251A）和第二离子通道（251B）均与所述深掺杂层（213）连接；

所述LDMOS器件的栅极（231）横跨所述A导电类型的阱区（221）部分区域、B导电类型的漂移区（222）部分区域以及第一类浅沟槽隔离结构（241）部分区域，所述LDMOS器件的源区（233s）位于所述第三第二类浅沟槽隔离结构（242A2）和所述栅极（231）左侧之间，所述LDMOS器件的漏区（233d）位于所述第一类浅沟槽隔离结构（241）和第四第二类浅沟槽隔离结构（242B）之间，所述第二第二类浅沟槽隔离结构（242A1）和第三第二类浅沟槽隔离结构（242A2）之间还设有A导电类型的体区（236）。

2.根据权利要求1所述的兼容CMOS工艺的LDMOS器件，其特征在于，所述A导电类型的阱区（221）和所述B导电类型的漂移区（222）相互接触。

3.根据权利要求1所述的兼容CMOS工艺的LDMOS器件，其特征在于，各第二类浅沟槽隔离结构的深度均大于所述第一类浅沟槽隔离结构（241）的最大深度。

4.根据权利要求3所述的兼容CMOS工艺的LDMOS器件，其特征在于，所述第一至第五第二类浅沟槽隔离结构（243A、242A1、242A2、242B、243B）的深度分别为h1~h5，所述第一类浅沟槽隔离结构（241）的最大深度Ht，并满足：Ht＜h2=h3=h4＜h1=h5。

5.根据权利要求1-4任一所述的兼容CMOS工艺的LDMOS器件，其特征在于，所述体区（236）、源区（233s）、栅极（231）、漏区（233d）、第一离子通道（251A）和第二离子通道（251B）的顶部均设有金属硅化物（261）。

6.根据权利要求1-4任一所述的兼容CMOS工艺的LDMOS器件，其特征在于，所述A导电类型和B导电类型的方案为：A为P型，B为N型；或者，A为N型，B为P型。