[发明专利]一种单板PCB走线仿真设计方法及装置

说明书

本发明公开了一种单板PCB走线仿真设计方法及装置，其中方法包括：建立走线单元模型；根据预设步长对走线变量进行调节，以利用走线单元模型进行PCB走线的设置；利用设置的PCB走线运行仿真，并对PCB走线进行评价指标扫描，得到包含单板PCB走线的评价指标的仿真结果。通过建立走线单元模型，并以预设步长对走线单元模型的变量进行调节完成对PCB走线设计，最后对PCB走线进行评价指标扫描和仿真，得到包含单板PCB走线的评价指标的仿真结果。通过仿真，可以直接查看阻抗，串扰，插损回损等指标，以及每段传输线的参数。这样，方便设计人员判断PCB走线是否满足电性指标要求，从而提高PCB走线的可靠性和稳定性。

技术领域

本发明涉及PCB走线技术领域，具体涉及一种单板PCB走线仿真设计方法及装置。

背景技术

当前服务器存储器集成度越来越高，系统中每个单板PCB布局布线挑战也越来越大。对于PCB上信号线，如何保证布局的同时保证良好的信号完整性，是单板PCB走线设计中一个重要研究方向。

发明人发现，现有技术中在进行PCB走线设计时，通常只是保证了信号线能布下，并没有关注其电性指标是否满足要求，比如阻抗，串扰，插损回损等。这样对信号的SI性能定会产生一定的负面影响，对于整个系统的可靠性稳定性也是存在风险隐患。

发明内容

因此，本发明要解决的技术问题是现有技术中只关注布设信号线并没有关注电性指标是否满足要求导致PCB走线存在可靠性和稳定性问题，从而提供一种单板PCB走线仿真设计方法及装置。

本发明实施例的一方面，提供了一种单板PCB走线仿真设计方法，包括：建立走线单元模型，所述走线单元模型为单板PCB走线的最小线单元，所述走线单元模型包括以下走线变量：线宽、线长以及线间距；根据预设步长对所述走线变量进行调节，以利用所述走线单元模型进行PCB走线的设置；利用设置的PCB走线运行仿真，并对所述PCB走线进行评价指标扫描，得到包含单板PCB走线的评价指标的仿真结果。

可选地，所述走线单元模型包括：单根线模型；所述单根线模型包括：两段不同线宽并且相连的目标单根线和与所述目标单根线相间隔的对其产生串扰的第一信号线。

可选地，所述第一信号线为至少两段不同线宽并且相连的目标单根线，或者所述第一信号线为相同线宽的信号线。

可选地，所述根据预设步长对所述走线变量进行调节，以利用所述走线单元模型进行PCB走线的设置，包括：对于所述单根线模型，以第一段的线宽为目标线宽，第二段的线宽以第一预设步长增加或减少进行布线设置的调节；以第二预设步长增加或减少所述目标单根线与所述第一信号线之间的间距。

可选地，所述走线单元模型包括：差分线模型；所述差分线模型包括一对目标差分线，所述目标差分线包括：至少两段不同线宽的传输线和与所述一对目标差分线相间隔的对其产生串扰的第二信号线。

可选地，所述第二信号线与所述一对目标差分线具有相同结构，或者所述第二信号线为具有相同线宽和线距的信号线。

可选地，所述根据预设步长对所述走线变量进行调节，以利用所述走线单元模型进行PCB走线的设置，包括：对于所述差分线模型，以第一段的线宽作为目标线宽，第一段的差分线线距为目标差分线线距，以第三预设步长增加或减少线宽，并以第四预设步长减少差分线距；以第五预设步长增加或减少所述差分线模型与所述第二信号线之间的间距。

本发明实施例的另一方面，还提供了一种单板PCB走线仿真设计装置，包括：建立模块，用于建立走线单元模型，所述走线单元模型为单板PCB走线的最小线单元，所述走线单元模型包括以下走线变量：线宽、线长以及线间距；调节模块，用于根据预设步长对所述走线变量进行调节，以利用所述走线单元模型进行PCB走线的设置；仿真模块，用于利用设置的PCB走线运行仿真，得到包含单板PCB走线的评价指标的仿真结果。