[发明专利]芯片设计方法、芯片设计模块、电子设备和介质

说明书

提供芯片设计方法、芯片设计模块、电子设备和非暂时性存储介质。芯片设计方法包括：确定在待设计芯片中的多个端口中具有连接关系的第一端口和第二端口，其中在所述第一端口处设置有与所述第一端口相连接的第一缓冲器，且在所述第二端口处设置有与所述第二端口相连的第二缓冲器；将第一中间节点和第二中间节点相连接，其中所述第一中间节点位于所述第一端口与所述第一缓冲器的连接线上，所述第二中间节点位于所述第二端口与所述第二缓冲器的连接线上；断开所述第一端口与所述第一中间节点的连接且断开所述第二端口与所述第二中间节点的连接；执行芯片后端物理设计并得到设计结果参数。

技术领域

本申请涉及集成电路制造领域，且更具体地涉及芯片设计方法、芯片设计模块、电子设备和非暂时存储介质。

背景技术

随着集成电路制造工艺进入纳米级别，芯片的速度和集成度不断上升，超大规模高性能计算的芯片往往集成了数十亿计的晶体管，这就导致了数字集成电路系统的复杂性不断增加，电路设计复杂度也不断提高。对于系统级芯片而言（System-on-a-Chip，SoC），组成SOC的功能模块的种类和数量也不断增加，系统中各个模块之间的数据交互也越来越复杂。

在后端物理设计中，如何快速、高效地实现物理设计也将面临更多的挑战。

发明内容

为解决上述技术问题，本专利提出一种模块化的接口优化方案。

根据本申请的一个方面，提供一种芯片设计方法，其特征在于，所述方法包括：确定在待设计芯片中的多个端口中具有连接关系的第一端口和第二端口，其中在所述第一端口处设置有与所述第一端口相连接的第一缓冲器，且在所述第二端口处设置有与所述第二端口相连的第二缓冲器；将第一中间节点和第二中间节点相连接，其中所述第一中间节点位于所述第一端口与所述第一缓冲器的连接线上，所述第二中间节点位于所述第二端口与所述第二缓冲器的连接线上；断开所述第一端口与所述第一中间节点的连接且断开所述第二端口与所述第二中间节点的连接；执行芯片后端物理设计并得到设计结果参数。

在一个实施例中，所述第一端口和与所述第一端口相连接的电路和所述第二端口与所述第二端口相连接的电路位于第一模块中。

在一个实施例中，所述第一端口和与所述第一端口相连接的电路是从与所述第一模块不同的第二模块中复制而来的。

在一个实施例中，所述方法还包括：在等价性检查过程中，将所述第一中间节点与所述第二中间节点断开，且连接所述第一端口与所述第一中间节点且连接所述第二端口与所述第二中间节点。

在一个实施例中，所述方法还包括记录所述断开的连接关系，其中，根据所述断开的连接关系来执行如下所述步骤：在等价性检查过程中，将所述第一中间节点与所述第二中间节点断开，且连接所述第一端口 与所述第一中间节点且连接所述第二端口与所述第二中间节点。

在一个实施例中，所述方法还包括：在完成芯片设计之后，移除所述第一缓冲器和所述第二缓冲器。

在一个实施例中，所述第一缓冲器用于缓冲到达所述第一端口的数据，所述第二缓冲器用于缓冲到达所述第二端口的数据。

在一个实施例中，在与所述第一端口或第二端口相距预定距离的位置处设置有与所述第一端口或第二端口相连的所述第一缓冲器或所述第二缓冲器。

在一个实施例中，所述预定距离小于设置的最大距离。

根据本申请的另一个方面，提供一种芯片设计模块，其特征在于，所述模块包括：在待设计芯片中的多个端口中具有连接关系的第一端口和第二端口；在所述第一端口处设置有与所述第一端口相连接的第一缓冲器；在所述第二端口处设置有与所述第二端口相连的第二缓冲器。