[发明专利]一种基于ATE的GPU核心全速功能测试方法

权利要求书

1.一种基于ATE的GPU核心全速功能测试方法，其特征在于，其包括如下步骤：

S1：ATE通过模式选择接口使GPU芯片处于GPU核心全速功能测试模式；

S2：ATE通过控制接口对GPU芯片内部的时钟电路进行配置，使其为GPU核心、系统总线、内部测试存储器提供所需的全速测试时钟；

S3：ATE通过数据接口及专用数据通路，将测试数据装载至GPU芯片的内部测试存储器；

S4：ATE通过控制接口启动GPU核心，使其从GPU芯片的内部测试存储器中读取测试数据进行计算，并将测试结果写回至GPU芯片的内部测试存储器；

S5：ATE通过控制接口适时查询GPU核心的工作状态；

S6：判断GPU核心的工作状态是否空闲，若为空闲状态，进入步骤S7，若不为空闲状态，跳转至步骤S5；

S7：ATE通过数据接口及专用数据通路从GPU芯片的内部测试存储器中读取测试结果，并与标准结果进行比对。

2.如权利要求1所述的一种基于ATE的GPU核心全速功能测试方法，其特征在于，步骤S2中，全速测试时钟由GPU芯片内部时钟电路产生，ATE仅需向GPU芯片提供低频参考时钟，全速测试时钟的频率与GPU芯片正常工作时的频率相同，全速测试时钟的频率能由ATE配置，以能够满足GPU核心在常规电压、过驱动电压工作条件下的全速功能测试需求，也能够满足不同批次芯片GPU核心的频率性能筛选需求。

3.如权利要求2所述的一种基于ATE的GPU核心全速功能测试方法，其特征在于，复用正常工作模式下GPU芯片内部PCIe PHY固件存储器与DDR PHY固件存储器用作GPU芯片的内部测试存储器，具体为，在GPU核心全速功能测试模式下，位于离散存储空间的GPU芯片内部PCIe PHY固件存储器与DDR PHY固件存储器被重新映射成内部测试存储器的连续存储空间，用于存储测试数据与测试结果。

4.如权利要求3所述的一种基于ATE的GPU核心全速功能测试方法，其特征在于，对GPU芯片内部测试存储器进行数据装载与数据读取的数据接口，使用专用非阻塞接口协议，无需握手机制，专用非阻塞接口协议包括的信号和各个信号的作用分别为：

(1)t_clk：该信号为GPU芯片的输入信号，为数据接口上其它所有信号提供参考时钟；

(2)t_address：该信号为GPU芯片的输入信号，包含32位，能够对最大4GB的内部测试存储器空间进行寻址；

(3)t_write：该信号为GPU芯片的输入信号，用于标识测试数据的传输方向，该信号为1时表示向GPU芯片的内部测试存储器中写入数据；

(4)t_read：该信号为GPU芯片的输入信号，用于标识数据的传输方向，该信号为1时表示从GPU芯片的内部测试存储器中读取数据；

(5)t_wdata：该信号为GPU芯片的输入信号，包含32位，用于传输向GPU芯片内部测试存储器写入的数据；

(6)t_rdata：该信号为GPU芯片的输出信号，包含32位，用于传输从GPU芯片内部测试存储器中读取出来的数据；

(7)t_finish：该信号为GPU芯片的输出信号，为1时表示之前的预定一笔写操作或读操作完成。

5.如权利要求4所述的一种基于ATE的GPU核心全速功能测试方法，其特征在于，ATE向GPU芯片内部测试存储器装载测试数据或从GPU芯片内部测试存储器中读取测试结果时，使用专用数据通路，专用数据通路为非阻塞流水线结构。

6.如权利要求5所述的一种基于ATE的GPU核心全速功能测试方法，其特征在于，非阻塞流水线结构包括输入流水级和输出流水级，在专用数据通路中，输入方向包含若干级输入流水级，用于对数据接口输入的包括t_address、t_write、t_read、t_wdata的地址信号、控制信号和数据信号进行缓存，在专用数据通路中，输出方向包含若干级输出流水级，用于对输出给数据接口的包括t_rdata、t_finish的数据信号、状态信号进行缓存。