[发明专利]一种功能波形可动态重构的信号处理平台

权利要求书

1.一种功能波形可动态重构的信号处理平台，其特征在于，所述信号处理平台包括：射频预处理单元、ADC采样单元、FPGA功能单元和DSP算法处理单元；

射频信号从天线端输入，分别经过馈线传输进入3路射频预处理单元，所述射频预处理单元采用巴伦电路对射频信号进行预处理、放大和滤波，提取模拟信号送入ADC采样单元；

ADC采集单元将获得的模拟信号转换为数字信号，并通过JESD204B总线传输给FPGA功能单元，并基于JESD204B总线延迟固定和相位一致性，使得三路AD信号到后端FPGA功能单元的相位一致和数据同步；

FPGA功能单元包括两个动态区和一个静态区，并被配置为实现AD数据解码、高速数据交换、外部射频组件控制和功能波形的重构和加载；

DSP算法处理单元被配置为实现功能波形的调制、解调、功能算法的实现；

所述DSP算法处理单元内设有误差校准模块，所述误差校准模块基于最小均方算法完成信号处理平台的AD采样；

所述最小均方算法包括：

S1：计算通道采样时钟；

首先初始化目标函数时钟误差根据公式

计算采样时钟μⁱ，其中Δ_t为当前时钟误差，j为算法迭代次数；

S2：计算目标函数的梯度；

根据公式计算出目标函数，

其中N为重构滤波器H的阶数，为第i步X₂(k)经重构滤波器H滤波后的信号，X₁(k)为参考输入信号，第i步_μⁱ为通道采样时钟；

再对目标函数V求导，计算出目标函数V的梯度，公式如下：

其中为的偏导数，为目标函数的梯度；

S3：计算时钟误差；

依据公式计算时钟误差，其中为第j+1步的时钟误差，为第j步的时钟误差；

S4：基于步骤S1至S3，循环迭代计算出当前的作为后级重构滤波器H校准数字信号X₂(k)的时钟误差。

2.如权利要求1所述的信号处理平台，其特征在于，所述FPGA功能单元包括FPGA芯片，所述FPGA芯片内设有动态区1、动态区2和静态区；

其中，动态区1和动态区2基于飞机的实时任务需求分别完成相应功能程序的动态加载和重构。

3.如权利要求2所述的信号处理平台，其特征在于，其中，所述FPGA芯片内还设有运行管理程序模块，

所述运行管理程序模块包括重构管理组件、动态区切换控制组件、时钟管理组件和复位控制组件；

其中，重构管理组件用于完成平台重构配置；动态区切换控制组件用于实现动态区动态切换和管理；时钟管理组件为平台提供统一的时钟源，复位控制组件用于完成平台上电初始化复位操作。

4.如权利要求2所述的信号处理平台，其特征在于，所述功能波形分别部署于动态区1和动态区2之上，且动态区1和动态区2间设有通信接口，用于实现功能波形运行数据交换和控制信息的处理。

5.如权利要求4所述的信号处理平台，其特征在于，所述动态区1和动态区2分别通过通信中间件与静态区进行数据交换和控制，

通信中间件实现了标准的通信协议，为动态区1和动态区2与静态区平台通信提供了统一的平台，

总线适配接口封装了底层通信的通用接口，包括SRIO接口组件、GTX组件、AD/DA组件、SPI控制组件，为信号处理平台对外通信提供标准化的互联接口，实现平台通信方式与平台硬件的解耦。