[发明专利]一种基于sram存内计算阵列的计算系统及方法

权利要求书

1.一种基于sram存内计算阵列的计算系统，其特征在于，包括：数据地址生成器、sram存内计算阵列、拼接乘模块、多个电容、多个MUX器件以及多个模数转换器；

所述数据地址生成器与sram存内计算阵列连接；所述数据地址生成器用于根据被乘数输出对应booth编码操作的地址；所述sram存内计算阵列用于根据数据地址生成器输出的booth编码操作的地址写入被乘数，并根据所述被乘数来确定部分积；

所述sram存内计算阵列的每一列对应连接一个电容；以设定数目的列为一组；每一组均依次与一所述MUX器件和一所述模数转换器连接；

所述MUX器件用于将每一组内设定数目个电容的设定数目路结果合成一路结果；

所述模数转换器用于将一路结果进行模数转换；

所述拼接乘模块分别与多个模数转换器连接；

所述拼接乘模块用于将多个模数转换后的一路结果进行拼接乘，确定计算结果；

所述电容的个数为16个，每一个按列求和的sram存内计算将结果反应在电容的充放电结果上，每一列对应的一个电容，一共16列，共连接了16个电容，每个电容上都是一位的数据，4个电容一组分成四组。

2.根据权利要求1 所述的一种基于sram存内计算阵列的计算系统，其特征在于，所述MUX器件和所述模数转换器的个数均为4个。

3.一种基于sram存内计算阵列的计算方法，应用于权利要求1-2任意一项所述的一种基于sram存内计算阵列的计算系统，其特征在于，所述计算方法包括：

利用数据地址生成器，生成被乘数的地址；同时根据被乘数确定对应的补码；

根据被乘数的地址将所述被乘数和对应的补码写入sram存内计算阵列；

对写入后的sram存内计算阵列中每一列进行求和，确定计算结果。

4.根据权利要求3所述的一种基于sram存内计算阵列的计算方法，其特征在于，所述根据被乘数的地址将所述被乘数和对应的补码写入sram存内计算阵列，具体包括：

所述sram存内计算阵列根据所述被乘数和对应的补码确定部分积。

5.根据权利要求3所述的一种基于sram存内计算阵列的计算方法，其特征在于，所述对写入后的sram存内计算阵列中每一列进行求和，确定计算结果，具体包括：

以每4列为一组，分别确定每一组的求和结果；

将所有组的求和结果进行拼接乘，确定计算结果。