[发明专利]基于CPU+GPU异构的高并发序列比对计算加速方法

权利要求书

1.基于CPU+GPU异构的高并发序列比对计算加速方法，其特征在于，包含以下步骤：

BWA-MEM算法代码重构步骤：对于BWA-MEM算法，简化其数据结构并优化部分循环及逻辑判断语句，使其适合在GPU架构上运行；

CPU上任务并发处理步骤：在CPU上，对于待比对的序列集，首先根据GPU的处理线程数来设定序列的数据块大小，完成序列集的划分，第一次形成多个并发任务；然后CPU数据线程分块读取序列数据，接着进行序列数据对比；

GPU上数据并发处理步骤：在GPU上，运行代码重构后的BWA-MEM算法，用以完成序列数据对比的数据并发；

GPU上任务并发处理步骤：在GPU上，对于序列数据对比的数据并发处理过程中产生的种子集和链，将相同或相邻的长度、位置、数量的种子集划分为同一数据块，链做同样处理，由此完成种子集与链的划分，第二次形成多个并发任务；

所述序列数据对比是通过开启两个调度线程以流水线形式来处理的：初始化一个主机线程等待，另一个主机线程分步骤一、二进行工作；当工作的主机线程进行到步骤二时，等待线程激活，等待的主机线程开始处理步骤一；

所述步骤一为：获取内存数据后，调度GPU进行找种子、扩展任务，并把GPU计算得到的种子的扩展得分集作为中间数据从GPU内存拷贝到主机内存；

所述步骤二为：生成sam数据并输出文件；

代码重构后的BWA-MEM算法是通过全局工作列表来支持其异步执行， GPU为每个序列比对分析任务分配一个本地工作列表，并发比对分析任务共用一个远程工作列表；在系统运行期间，GPU周期性地报告产生和消耗的工作项；一旦工作项的总数为零，处理终止；GPU中包含三个线程：接收线程、发送线程和工作线程，前两个线程用于GPU 之间的通信，最后一个线程用于本地工作项的处理；每个GPU接收到来自上一个设备的远程工作项，交给接收线程来完成工作项的分流；工作线程和接收线程都会提交GPU kernel来完成它们的工作，接收线程的kernel提交到独立的流上，并被分配更高的优先级；

所述加速方法以数据流水线传输的方式实现高效的异步通信：在多GPU节点中，CPU和GPU之间通过前端总线相连接；前端总线连接到连接器上以支持CPU-GPU、GPU-GPU之间的通信； GPU1和GPU2、GPU3和GPU4之间可以直接数据传输，GPU2和GPU3之间的数据传输要经过CPU，因此分为两个阶段：GPU2先发送数据到主存，然后GPU3 再从主存中拉取信息；GPU包含输入、输出两个内存拷贝引擎，以及一个执行引擎，因此支持两路内存拷贝和代码执行并发进行；序列比对算法执行过程中，在GPU的接收端设计多个接收Buffer，实现了流水线的接收器；一段数据传输完成后，GPU对其进行处理的同时可以立刻开始下一段数据的传输；异步程序通过细粒度同步点来保证正确性；所采用的异步通信机制为 future/promise 机制或者event 机制。

2.根据权利要求1所述基于CPU+GPU异构的高并发序列比对计算加速方法，其特征在于，简化BWA-MEM算法的数据结构，是指使用CUDA语言对数据结构进行了重构，去掉数据结构中的复杂结构，所述复杂结构包括多级指针、结构体。

3.根据权利要求1所述基于CPU+GPU异构的高并发序列比对计算加速方法，其特征在于，优化BWA-MEM算法的部分循环及逻辑判断语句，是指对部分循环进行等效展开，对逻辑判断语句进行重构。

4.根据权利要求1所述基于CPU+GPU异构的高并发序列比对计算加速方法，其特征在于，所述多个并发任务所对应形成数据划分块，通过数据调度器及设定的调度规则将最需要访问的数据划分块优先载入缓存中。

5.根据权利要求1所述基于CPU+GPU异构的高并发序列比对计算加速方法，其特征在于，所述序列数据包括单端或双端DNA测序片段数据。