[发明专利]通道间匹配性测试电路

说明书

本发明公开了一种通道间匹配性测试电路，该通道间匹配性测试电路包括测试模式电路、以及与测试模式电路信号连接的传输延时差处理电路；测试模式电路用于产生并输出测试模式使能信号，以开启传输延时差处理电路；传输延时差处理电路用于根据第一输出信号和第二输出信号生成二进制数，并输出所述二进制数。本发明还公开了一种多通道模组、合封芯片、测试系统。利用本发明方案，可以提高通道间匹配性测试精度。

技术领域

本发明涉及电路技术领域，具体涉及一种通道间匹配性测试电路、多通道模组、合封芯片，还涉及一种测试系统。

背景技术

芯片封装为成品后需要进行测试，以保证性能过关，这种测试称为FT(FinalTest，终测)测试。FT测试主要是对于CP(Chip Probing，晶圆测试)通过的IC(IntegratedCircuit Chip，集成电路芯片)或设备芯片应用方面的测试。FT测试系统包括测试设备和测试板，测试设备和测试板之间需要大量的连接线。在一些应用领域，比如多通道的数字隔离器，对通道间输出延时的匹配度要求极高，一般小于5ns，只通过测试设备来保证芯片的可靠性很困难。

现有技术通常采用图1所示的FT测试系统，由高规格测试设备10、测试板20和测试时间辅助模块30组成。该FT测试系统通过测试时间辅助模块30来抵消连接线等附加干扰，通过高规格测试设备10提高测试精度，以保证芯片测试的一致性和可靠性。

由于需要高规格测试设备和测试时间辅助模块，现有技术所需要的成本更高，同时FT测试系统也更复杂。另外，随着系统的复杂度提高，组件间的连接也会带来一定的延时误差，对测试精度也会有一定的影响。

发明内容

本发明实施例一方面提供一种通道间匹配性测试电路，以提高通道间匹配性测试精度。

本发明实施例另一方面还提供一种多通道模组及一种合封芯片，以提高通道间匹配性测试精度。

本发明实施例另一方面还提供一种测试系统，不需要额外的测试时间辅助模块，即可实现对通道间匹配性的精准测试。

为此，本发明实施例提供如下技术方案：

一方面，本发明实施例提供一种通道间匹配性测试电路，用于测试不同通道芯片间的传输延时差，每个通道芯片包括各自独立的功能电路；所述测试电路包括：测试模式电路、以及与所述测试模式电路信号连接的传输延时差处理电路；

所述测试模式电路，用于产生并输出测试模式使能信号，以开启所述传输延时差处理电路；

所述传输延时差处理电路，用于根据第一输出信号和第二输出信号生成二进制数，并输出所述二进制数；所述第一输出信号为第一通道芯片中的功能电路的输出信号，所述第二输出信号为第二通道芯片中的功能电路的输出信号。

可选地，所述测试模式电路包括：脉冲检测电路、阈值检测电路、以及进入测试模式电路；

所述脉冲检测电路，用于输入第一输入信号，检测所述第一输入信号的脉冲个数，并根据检测结果生成第一脉冲信号，将所述第一脉冲信号输出到所述进入测试模式电路；所述第一输入信号为第一通道芯片中的功能电路的输入信号；

所述阈值检测电路，用于输入电源信号，检测所述电源信号的电压，产生高、低阈值判断信号，并将所述高、低阈值判断信号输出到所述进入测试模式电路；

所述进入测试模式电路，用于对所述第一脉冲信号、所述高、低阈值判断信号进行逻辑处理后产生所述测试模式使能信号。

可选地，所述传输延时差处理电路包括：测试延时差电路、以及模数转换电路；

所述测试延时差电路，用于对所述第一输出信号和所述第二输出信号进行逻辑处理，产生第二脉冲信号；

所述模数转换电路，用于将所述第二脉冲信号的脉宽转换为二进制数输出。